홈 데이터 컨버터 아날로그-디지털 컨버터(ADC) 고속 ADC(≥10 MSPS)
홈
데이터 컨버터
아날로그-디지털 컨버터(ADC)
고속 ADC(≥10 MSPS)

ADS58C48

활성

쿼드 채널, 11비트, 200MSPS 아날로그-디지털 컨버터(ADC)

지금 주문하기
데이터 시트

ADS58C48

활성
데이터 시트 지금 주문하기

제품 상세 정보

Sample rate (max) (Msps) 200 Resolution (Bits) 11 Number of input channels 4 Interface type Parallel CMOS, Parallel LVDS Analog input BW (MHz) 600 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 900 Architecture Pipeline SNR (dB) 66.7 ENOB (Bits) 10.7 SFDR (dB) 84 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 200 Resolution (Bits) 11 Number of input channels 4 Interface type Parallel CMOS, Parallel LVDS Analog input BW (MHz) 600 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 900 Architecture Pipeline SNR (dB) 66.7 ENOB (Bits) 10.7 SFDR (dB) 84 Operating temperature range (°C) -40 to 85 Input buffer No
HTQFP (PFP) 80 196 mm² (14 mm × 14 mm)
  • Maximum Sample Rate: 200 MSPS
  • High Dynamic Performance
    • SFDR 82 dBc at 140 MHz
    • 72.3 dBFS SNR in 60 MHz BW Using SNRBoost3G technology
  • SNRBoost3G Highlights
    • Supports Wide Bandwidth up to 60 MHz
    • Programmable Bandwidths – 60 MHz, 40 MHz, 30 MHz, 20 MHz
    • Flat Noise Floor within the Band
    • Independent SNRBoost3G Coefficients for Every Channel
  • Output Interface
    • Double Data Rate (DDR) LVDS with Programmable Swing and Strength
      • Standard Swing: 350mV
      • Low Swing: 200mV
      • Default Strength: 100 Termination
      • 2x Strength: 50 Termination
    • 1.8V Parallel CMOS Interface Also Supported
  • Ultra-Low Power with Single 1.8V Supply
    • 0.9W Total Power
    • 1.32 W Total Power (200 MSPS) with SNRBoost3G on all 4 Channels
    • 1.12 W Total Power (200 MSPS) with SNRBoost3G on 2 Channels
  • Programmable Gain up to 6dB for SNR/SFDR Trade-Off
  • DC Offset Correction
  • Supports Low Input Clock Amplitude
  • 80-TQFP Package
  • Maximum Sample Rate: 200 MSPS
  • High Dynamic Performance
    • SFDR 82 dBc at 140 MHz
    • 72.3 dBFS SNR in 60 MHz BW Using SNRBoost3G technology
  • SNRBoost3G Highlights
    • Supports Wide Bandwidth up to 60 MHz
    • Programmable Bandwidths – 60 MHz, 40 MHz, 30 MHz, 20 MHz
    • Flat Noise Floor within the Band
    • Independent SNRBoost3G Coefficients for Every Channel
  • Output Interface
    • Double Data Rate (DDR) LVDS with Programmable Swing and Strength
      • Standard Swing: 350mV
      • Low Swing: 200mV
      • Default Strength: 100 Termination
      • 2x Strength: 50 Termination
    • 1.8V Parallel CMOS Interface Also Supported
  • Ultra-Low Power with Single 1.8V Supply
    • 0.9W Total Power
    • 1.32 W Total Power (200 MSPS) with SNRBoost3G on all 4 Channels
    • 1.12 W Total Power (200 MSPS) with SNRBoost3G on 2 Channels
  • Programmable Gain up to 6dB for SNR/SFDR Trade-Off
  • DC Offset Correction
  • Supports Low Input Clock Amplitude
  • 80-TQFP Package

The ADS58C48 is a quad channel 11-bit A/D converter with sampling rate up to 200 MSPS. It uses innovative design techniques to achieve high dynamic performance, while consuming extremely low power at 1.8V supply. This makes it well-suited for multi-carrier, wide band-width communications applications.

The ADS58C48 uses third-generation SNRBoost3G technology to overcome SNR limitation due to quantization noise (for bandwidths < Nyquist, Fs/2). Enhancements in the SNRBoost3G technology allow support for SNR improvements over wide bandwidths (up to 60 MHz). In addition, separate SNRBoost3G coefficients can be programmed for each channel.

The device has digital gain function that can be used to improve SFDR performance at lower full-scale input ranges. It includes a dc offset correction loop that can be used to cancel the ADC offset.

The digital outputs of all channels are output as DDR LVDS (Double Data Rate) together with an LVDS clock output. The low data rate of this interface (400Mbps at 200 MSPS sample rate) makes it possible to use low-cost FPGA-based receivers. The strength of the LVDS output buffers can be increased to support 50 ohms differential termination. This allows the output clock signal to be connected to two separate receiver chips with an effective 50 termination (such as the two clock ports of the GC5330).

The same digital output pins can also be configured as a parallel 1.8V CMOS interface.

It includes internal references while the traditional reference pins and associated decoupling capacitors have been eliminated. The device is specified over the industrial temperature range (–40°C to 85°C).

The ADS58C48 is a quad channel 11-bit A/D converter with sampling rate up to 200 MSPS. It uses innovative design techniques to achieve high dynamic performance, while consuming extremely low power at 1.8V supply. This makes it well-suited for multi-carrier, wide band-width communications applications.

The ADS58C48 uses third-generation SNRBoost3G technology to overcome SNR limitation due to quantization noise (for bandwidths < Nyquist, Fs/2). Enhancements in the SNRBoost3G technology allow support for SNR improvements over wide bandwidths (up to 60 MHz). In addition, separate SNRBoost3G coefficients can be programmed for each channel.

The device has digital gain function that can be used to improve SFDR performance at lower full-scale input ranges. It includes a dc offset correction loop that can be used to cancel the ADC offset.

The digital outputs of all channels are output as DDR LVDS (Double Data Rate) together with an LVDS clock output. The low data rate of this interface (400Mbps at 200 MSPS sample rate) makes it possible to use low-cost FPGA-based receivers. The strength of the LVDS output buffers can be increased to support 50 ohms differential termination. This allows the output clock signal to be connected to two separate receiver chips with an effective 50 termination (such as the two clock ports of the GC5330).

The same digital output pins can also be configured as a parallel 1.8V CMOS interface.

It includes internal references while the traditional reference pins and associated decoupling capacitors have been eliminated. The device is specified over the industrial temperature range (–40°C to 85°C).
filter 기타 고속 ADC(≥10 MSPS) 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
11개 모두 보기
상위 문서 유형 직함 형식 옵션 최신 영어 버전 다운로드 날짜
* 데이터 시트 Quad Channel IF Receiver with SNRBoost 3G datasheet 2010. 5. 27
애플리케이션 노트 Band-Pass Filter Design Techniques for High-Speed ADCs 2012. 2. 27
애플리케이션 노트 High-Speed, Analog-to-Digital Converter Basics 2012. 1. 11
애플리케이션 노트 Power Supply Design for the ADS41xx (Rev. A) 2011. 12. 29
애플리케이션 노트 Understanding Low-Amplitude Behavior of 11-bit ADCs 2011. 10. 22
애플리케이션 노트 Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (Rev. A) 2010. 9. 10
애플리케이션 노트 Using Windowing With SNRBoost 3G Technology 2010. 8. 30
애플리케이션 노트 Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio 2009. 4. 28
애플리케이션 노트 CDCE62005 as Clock Solution for High-Speed ADCs 2008. 9. 4
애플리케이션 노트 CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008. 6. 8
애플리케이션 노트 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008. 6. 2

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

ADS58C28EVM — ADS58C28 듀얼 채널, 11비트, 200MSPS 아날로그-디지털 컨버터 평가 모듈

ADS58C28EVM은 설계자가 TI의 SNRBoost 기술을 갖춘 듀얼 채널 11비트 200MSPS 아날로그-디지털 컨버터인 텍사스 인스트루먼트 ADS58C28 장치의 성능을 평가할 수 있는 회로 기판입니다. ADC EVM은 신속한 평가를 위해 TI의 TSW1200 데이터 캡처 카드와 호환되는 DDR LVDS 데이터 출력을 제공합니다. 이 EVM은 다양한 클록, 입력 및 공급 조건에서 ADS58C28를 테스트할 수 있는 유연한 환경을 제공합니다.

평가 모듈은 컨버터의 4개 입력 각각에 백투백 광대역 밸런을 사용하여 설계되었습니다. (...)

사용 설명서: PDF
지원되는 제품 및 하드웨어
재고 있음
제한:
??asset.out-of-stock-ti_ko_KR??
이용할 수 없음
평가 모듈(EVM)용 GUI

ADS58C48SPI-SW — ADS58C48 SPI Software

The ADS58C28 EVM software GUI allows for programming control of the ADS58C48.
지원되는 제품 및 하드웨어
평가 모듈(EVM)용 GUI

DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31

이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)

지원되는 제품 및 하드웨어
지원 소프트웨어

SBAC120 — TIGAR Support Files

지원되는 제품 및 하드웨어
계산 툴

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

아날로그 엔지니어의 계산기는 아날로그 회로 설계 엔지니어가 정기적으로 사용하는 많은 반복 계산의 속도를 높이도록 설계되었습니다. 이 PC 기반 툴은 피드백 저항을 사용한 연산 증폭기 게인 설정부터 아날로그-디지털 컨버터(ADC) 드라이브 버퍼 회로 안정화를 위한 적절한 회로 설계 요소 선택에 이르기까지 다양한 일반적인 계산 목록이 포함된 그래픽 인터페이스를 제공합니다.

이 계산기는 독립 실행형 툴로 유용할 뿐만 아니라 아날로그 엔지니어의 포켓 레퍼런스에 설명된 개념과도 잘 어울립니다.

지원되는 제품 및 하드웨어
계산 툴

JITTER-SNR-CALC — Jitter and SNR calculator

JITTER-SNR-CALC can be used for calculating theoretical Signal to Noise (SNR) performance of ADCs based on input frequency and clock jitter.

지원되는 제품 및 하드웨어
설계 툴

SBAC119 — TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)

지원되는 제품 및 하드웨어
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
HTQFP (PFP) 80 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상