JFE150
- Ultra-low noise:
- Voltage noise:
- 0.8 nV/√ Hz at 1 kHz, I DS = 5 mA
- 0.9 nV/√ Hz at 1 kHz, I DS = 2 mA
- Current noise: 1.8 fA/√ Hz at 1 kHz
- Voltage noise:
- Low gate current: 10 pA (max)
-
Low input capacitance: 24 pF at V DS = 5 V
-
High gate-to-drain and gate-to-source breakdown voltage: –40 V
-
High transconductance: 68 mS
-
Packages: Small SC70 and SOT-23
The JFE150 is a Burr-Brown™ discrete JFET built using Texas Instruments’ modern, high-performance, analog bipolar process. The JFE150 features performance not previously available in older discrete JFET technologies. The JFE150 offers the maximum possible noise-to-power efficiency and flexibility, where the quiescent current can be set by the user and yields excellent noise performance for currents from 50 µA to 20 mA. When biased at 5 mA, the device yields 0.8 nV/√ Hz of input-referred noise, giving ultra-low noise performance with extremely high input impedance (> 1 TΩ). The JFE150 also features integrated diodes connected to separate clamp nodes to provide protection without the addition of high-leakage, nonlinear, external diodes.
The JFE150 can withstand a high drain-to-source voltage of 40 V, as well as gate-to-source and gate-to-drain voltages down to –40 V. The temperature range is specified from –40°C to +125°C. The device is offered in 5-pin SOT-23 and SC70 packages.
기술 문서
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | JFE150 Ultra-Low-Noise, Low-Gate-Current, Audio, N-Channel JFET datasheet (Rev. B) | PDF | HTML | 2023/04/25 |
| Certificate | JFE150EVM EU RoHS Declaration of Conformity (DoC) | 2022/02/28 | ||
| User guide | JFE150EVM User's Guide | PDF | HTML | 2022/02/25 | |
| Application note | JFE150 Ultra-Low-Noise Pre-Amp | PDF | HTML | 2021/10/06 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
DIP-ADAPTER-EVM — DIP 어댑터 평가 모듈
소형 표면 실장 IC(집적 회로)와 쉽고 빠르며 경제적인 방식으로 인터페이싱하는 방법을 제공하는 DIP 어댑터 평가 모듈(DIP-ADAPTER-EVM)로 연산 증폭기 프로토타이핑 및 테스트 속도를 높이세요. 제품에 포함된 Samtec 터미널 스트립을 사용하여 지원되는 연산 증폭기를 연결하거나 기존 회로에 직접 연결할 수 있습니다.
DIP 어댑터 EVM 키트는 다음을 포함해 가장 널리 사용되는 6개의 업계 표준 패키지를 지원합니다.
- D 및 U(SOIC-8)
- PW(TSSOP-8)
- DGK(MSOP-8, VSSOP-8)
- (...)
JFE150 Ultra-Low Noise Piezoelectric Amplifier PSpice Reference Circuit
JFE150 Ultra-Low Noise Piezoelectric Amplifier TINA-TI Reference Circuit
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램
| 패키지 | 핀 | 다운로드 |
|---|---|---|
| SOT-23 (DBV) | 5 | 옵션 보기 |
| SOT-SC70 (DCK) | 5 | 옵션 보기 |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.