홈 로직 및 전압 변환 플립플롭, 래치 및 레지스터 시프트 레지스터
홈
로직 및 전압 변환
플립플롭, 래치 및 레지스터
시프트 레지스터

SN74LV166A

활성

8비트 병렬 부하 시프트 레지스터

지금 주문
데이터시트

SN74LV166A

활성
데이터시트 지금 주문

제품 상세 정보

Configuration Parallel-in, Serial-out Bits (#) 8 Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 45 IOL (max) (mA) 12 IOH (max) (mA) -12 Supply current (max) (µA) 20 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
Configuration Parallel-in, Serial-out Bits (#) 8 Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 45 IOL (max) (mA) 12 IOH (max) (mA) -12 Supply current (max) (µA) 20 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 85 Rating Catalog
SOIC (D) 16 59.4 mm² 9.9 x 6 SOP (NS) 16 79.56 mm² 10.2 x 7.8 SSOP (DB) 16 48.36 mm² 6.2 x 7.8 TSSOP (PW) 16 32 mm² 5 x 6.4 TVSOP (DGV) 16 23.04 mm² 3.6 x 6.4
  • Operation of 2 V to 5.5 V VCC
  • Max tpd of 10.5 ns at 5 V
  • Typical VOLP (Output Ground Bounce) < 0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot) 2.3 V at VCC = 3.3 V, TA = 25°C
  • Ioff supports partial-power-down-mode operation
  • Synchronous load
  • Direct overriding clear
  • Parallel-to-serial conversion
  • Latch-up performance exceeds 100 mA per JESD 78, Class II
  • Operation of 2 V to 5.5 V VCC
  • Max tpd of 10.5 ns at 5 V
  • Typical VOLP (Output Ground Bounce) < 0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot) 2.3 V at VCC = 3.3 V, TA = 25°C
  • Ioff supports partial-power-down-mode operation
  • Synchronous load
  • Direct overriding clear
  • Parallel-to-serial conversion
  • Latch-up performance exceeds 100 mA per JESD 78, Class II

The ’LV166A devices are 8-bit parallel-load shift registers, designed for 2 V to 5.5 V VCC operation.

The ’LV166A devices are 8-bit parallel-load shift registers, designed for 2 V to 5.5 V VCC operation.
open-in-new 기타 시프트 레지스터 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

기술 문서

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
모두 보기2
유형 직함 날짜
* Data sheet SN74LV166A 8-Bit Parallel-Load Shift Registers datasheet (Rev. D) PDF | HTML 2023/03/16
Application note Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022/12/15

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

14-24-LOGIC-EVM — 14핀~24핀 D, DB, DGV, DW, DYY, NS 및 PW 패키지용 로직 제품 일반 평가 모듈

14-24-LOGIC-EVM 평가 모듈(EVM)은 14핀~24핀 D, DW, DB, NS, PW, DYY 또는 DGV 패키지에 있는 모든 로직 장치를 지원하도록 설계되었습니다.

사용 설명서: PDF | HTML
TI.com에서 구매할 수 없습니다
패키지 핀 다운로드
SOIC (D) 16 옵션 보기
SOP (NS) 16 옵션 보기
SSOP (DB) 16 옵션 보기
TSSOP (PW) 16 옵션 보기
TVSOP (DGV) 16 옵션 보기
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상