VSP5000
CCD/CMOS/CIS 센서용 12비트, 30MSPS 2채널 AFE
VSP5000
- Dual Channel CCD Signal Processing:
- Correlated Double Sampler (CDS)
- Sample Hold Mode
- Digital Programmable Amplifier
- CCD Offset Correction (OB loop)
- High Performance A/D:
- 12-Bit Resolution
- INL: ±2 LSB
- DNL: ±0.5 LSB
- No Missing Codes
- High-Speed Operation
- Sample Rate: 30 MHz (Minimum)
- 78-dB Signal-To-Noise Ratio (at 0-dB Gain)
- Low Power Consumption:
- Low Voltage: 3 V to 3.6 V
- Low Power: 290 mW (Typ) at 3.3 V
- Standby Mode: 20 mW (Typ)
- APPLICATIONS
- Copiers
- Scanners
- Facsimiles
The VSP5000 device is a complete application specific standard product (ASSP) for charge-coupled device (CCD) line sensor applications such as copiers, scanners, and facsimiles. The VSP5000 device provides two independent channels of processing lines and performs analog front-end processing and analog-to-digital (A/D) conversion. Each channel has a correlated double sampler (CDS)/sample hold (SH) circuit, a 14-bit analog-to-digital converter (ADC), a digital programmable gain amplifier (DPGA), and an optical black (OB) correction loop. Data output is 12 bits in length and the 2-channel A/D data is multiplexed and output.
The VSP5000 is available in a 64-lead LQFP package and operates from a single 3.3-V supply.
기술 문서
유형 | 직함 | 날짜 | ||
---|---|---|---|---|
* | Data sheet | 12-Bit 30 MSPS Dual Channel CCD Signal Front End for Digital Copier datasheet (Rev. A) | 2014/04/17 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
패키지 | 핀 | 다운로드 |
---|---|---|
LQFP (PM) | 64 | 옵션 보기 |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치