SN74AHC00
- Operating range 2V to 5.5V
- Latch-up performance exceeds 250mA per JESD 17
The ’AHC00 devices perform the Boolean function Y = A • B or Y = A + B in positive logic.
您可能會感興趣的類似產品
針腳對針腳的功能與所比較的裝置相同。
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 2
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | SNx4AHC00 Quadruple 2-Input Positive-NAND Gates datasheet (Rev. M) | PDF | HTML | 2024/5/15 | ||
| * | 輻射及可靠性報告 | EP Microcircuit Qualification Report - SN74AHC00MPWREP | 2019/9/23 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
14-24-LOGIC-EVM — 適用於 14 針腳至 24 針腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模組
14-24-LOGIC-EVM 評估模組 (EVM) 設計用於支援任何 14 針腳至 24 針腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯裝置。
開發板
14-24-NL-LOGIC-EVM — 適用於 14 針腳至 24 針腳無引線封裝的邏輯產品通用評估模組
14-24-NL-LOGIC-EVM 是一款靈活的評估模組 (EVM)，設計用於支援任何具有 14 針腳至 24 針腳 BQA、BQB、RGY、RSV、RJW 或 RHL 封裝的邏輯或轉換裝置。
參考設計
TIDEP0036 — 使用 TMS320C6657 實作高效率 OPUS 轉碼器解決方案的參考設計
TIDEP0036 參考設計提供可在 TMS320C6657 裝置上輕鬆執行的 TI 最佳化 Opus 編碼器/解碼器範例。由於 Opus 支援多種位元率、訊框大小及取樣率（這些全都具有低延遲），因此適用於語音通訊、網路音訊，甚至高性能音訊處理應用。 此設計還特別強調在 DSP 上實作 Opus 編解碼器，相較於通用處理器（例如 ARM）所達成的效能提升。 根據在通用處理器上執行的代碼最佳化程度，在 C66x TI DSP 核心上實作 Opus 編解碼器的性能是實作 ARM CORTEX A-15 的 3 倍。TMS320C66x DSP 同時支援音訊和視訊編解碼器。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGY) | 14 | Ultra Librarian |
| SSOP (DB) | 14 | Ultra Librarian |
| SOIC (D) | 14 | Ultra Librarian |
| PDIP (N) | 14 | Ultra Librarian |
| TVSOP (DGV) | 14 | Ultra Librarian |
| WQFN (BQA) | 14 | Ultra Librarian |
| TSSOP (PW) | 14 | Ultra Librarian |
| SOP (NS) | 14 | Ultra Librarian |