首頁 電源管理 閘極驅動器 隔離式閘極驅動器
首頁
電源管理
閘極驅動器
隔離式閘極驅動器

UCC21225A

現行

具有雙輸入、5V UVLO 的 2.5kVrms、4A/6A 雙通道隔離式閘極驅動器

立即訂購
產品規格表

UCC21225A

現行
產品規格表 立即訂購

產品詳細資料

Number of channels 2 Isolation rating Basic Power switch GaNFET, IGBT, MOSFET, SiCFET Withstand isolation voltage (VISO) (Vrms) 2500 Working isolation voltage (VIOWM) (Vrms) 792 Transient isolation voltage (VIOTM) (VPK) 3535 Peak output current (A) 6 Peak output current (source) (typ) (A) 4 Peak output current (sink) (typ) (A) 6 Features Disable, Programmable dead time Output VCC/VDD (min) (V) 6.5 Output VCC/VDD (max) (V) 25 Input supply voltage (min) (V) 3 Input supply voltage (max) (V) 18 Propagation delay time (µs) 0.019 Input threshold CMOS, TTL Operating temperature range (°C) -40 to 125 Rating Catalog Rise time (ns) 6 Fall time (ns) 7 Undervoltage lockout (typ) (V) 5
Number of channels 2 Isolation rating Basic Power switch GaNFET, IGBT, MOSFET, SiCFET Withstand isolation voltage (VISO) (Vrms) 2500 Working isolation voltage (VIOWM) (Vrms) 792 Transient isolation voltage (VIOTM) (VPK) 3535 Peak output current (A) 6 Peak output current (source) (typ) (A) 4 Peak output current (sink) (typ) (A) 6 Features Disable, Programmable dead time Output VCC/VDD (min) (V) 6.5 Output VCC/VDD (max) (V) 25 Input supply voltage (min) (V) 3 Input supply voltage (max) (V) 18 Propagation delay time (µs) 0.019 Input threshold CMOS, TTL Operating temperature range (°C) -40 to 125 Rating Catalog Rise time (ns) 6 Fall time (ns) 7 Undervoltage lockout (typ) (V) 5
VLGA (NPL) 13 25 mm² (5 mm × 5 mm)
  • Universal: Dual Low-Side, Dual High-Side or Half-Bridge Driver
  • 5 x 5 mm, Space-Saving LGA-13 Package
  • Switching Parameters:
    • 19-ns Typical Propagation Delay
    • 5-ns Maximum Delay Matching
    • 6-ns Maximum Pulse-Width Distortion
  • CMTI Greater than 100-V/ns
  • 4-A Peak Source, 6-A Peak Sink Output
  • TTL and CMOS Compatible Inputs
  • 3-V to 18-V Input VCCI Range
  • Up to 25-V VDD with 5-V UVLO
  • Programmable Overlap and Dead Time
  • Rejects Input Transients Shorter than 5-ns
  • Fast Disable for Power Sequencing
  • Safety-Related Certifications:
    • 3535-VPK Isolation per DIN V VDE V 0884-11:2017-01
    • 2500-VRMS Isolation for 1 Minute per UL 1577
    • CQC per GB4943.1-2011 (Planned)
  • Universal: Dual Low-Side, Dual High-Side or Half-Bridge Driver
  • 5 x 5 mm, Space-Saving LGA-13 Package
  • Switching Parameters:
    • 19-ns Typical Propagation Delay
    • 5-ns Maximum Delay Matching
    • 6-ns Maximum Pulse-Width Distortion
  • CMTI Greater than 100-V/ns
  • 4-A Peak Source, 6-A Peak Sink Output
  • TTL and CMOS Compatible Inputs
  • 3-V to 18-V Input VCCI Range
  • Up to 25-V VDD with 5-V UVLO
  • Programmable Overlap and Dead Time
  • Rejects Input Transients Shorter than 5-ns
  • Fast Disable for Power Sequencing
  • Safety-Related Certifications:
    • 3535-VPK Isolation per DIN V VDE V 0884-11:2017-01
    • 2500-VRMS Isolation for 1 Minute per UL 1577
    • CQC per GB4943.1-2011 (Planned)

The UCC21225A is an isolated dual-channel gate driver with 4-A source and 6-A sink peak current in a 5-mm x 5-mm LGA-13 package. It is designed to drive power transistors up to 5-MHz with best-in-class propagation delay and pulse-width distortion.

The input side is isolated from the two output drivers by a 2.5-kVRMS isolation barrier, with 100-V/ns minimum common-mode transient immunity (CMTI). Internal functional isolation between the two secondary side drivers allows working voltage up to 700-VDC.

This driver can be configured as two low-side, two high-side, or a half-bridge driver with programmable dead time (DT). A disable pin shuts down both outputs simultaneously when it is set high, and allows normal operation when left open or grounded.

The device accepts VDD supply voltages up to 25-V. A wide input VCCI range from 3-V to 18-V makes the driver suitable for interfacing with both analog and digital controllers. All the supply voltage pins have under voltage lock-out (UVLO) protection.

With all these advanced features, the UCC21225A enables high power density, high efficiency, and robustness in a wide variety of power applications.

The UCC21225A is an isolated dual-channel gate driver with 4-A source and 6-A sink peak current in a 5-mm x 5-mm LGA-13 package. It is designed to drive power transistors up to 5-MHz with best-in-class propagation delay and pulse-width distortion.

The input side is isolated from the two output drivers by a 2.5-kVRMS isolation barrier, with 100-V/ns minimum common-mode transient immunity (CMTI). Internal functional isolation between the two secondary side drivers allows working voltage up to 700-VDC.

This driver can be configured as two low-side, two high-side, or a half-bridge driver with programmable dead time (DT). A disable pin shuts down both outputs simultaneously when it is set high, and allows normal operation when left open or grounded.

The device accepts VDD supply voltages up to 25-V. A wide input VCCI range from 3-V to 18-V makes the driver suitable for interfacing with both analog and digital controllers. All the supply voltage pins have under voltage lock-out (UVLO) protection.

With all these advanced features, the UCC21225A enables high power density, high efficiency, and robustness in a wide variety of power applications.

filter 尋找其它 隔離式閘極驅動器
下載 觀看有字幕稿的影片 影片

技術文件

找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 7
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 資料表 UCC21225A 4-A, 6-A, 2.5-kVRMS Isolated Dual-Channel Gate Driver in LGA datasheet (Rev. A) PDF | HTML 2018/2/7
證書 VDE Certificate for Basic Isolation for DIN EN IEC 60747-17 (Rev. AA) 2026/6/11
Application brief External Gate Resistor Selection Guide (Rev. A) 2020/2/28
Application brief Understanding Peak IOH and IOL Currents (Rev. A) 2020/2/28
Application brief How to Drive High Voltage GaN FETs with UCC21220A 2019/3/6
證書 UL Certification E181974 Vol 4. Sec 8 (Rev. A) 2018/7/23
證書 CQC Product Certificate 2 2018/2/7

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

UCC21225AEVM-365 — UCC21225A 4A、6A 5.7kVRMS 隔離式雙通道閘極驅動器評估模組

UCC21225AEVM-365 專為評估 UCC21225ANPL 而設計，這是一款採用 5x5 LGA 封裝、具備 4A 源極和 6A 汲極峰值電流能力的隔離式雙通道閘極驅動器。此 EVM 可用作驅動功率 MOSFET、IGBT 和 SiC MOSFET 的參考設計，並提供 UCC21225A 針腳功能識別、元件選擇指南與 PCB 配置範例。
使用指南: PDF
支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
模擬型號

UCC21225A PSpice Transient Model

SLUM574.ZIP (55 KB) - PSpice 模型
支援產品和硬體
模擬型號

UCC21225A Unencrypted PSpice Transient Model

SLUM575.ZIP (4 KB) - PSpice 模型
支援產品和硬體
參考設計

PMP20587 — 反相降壓升壓參考設計

此參考設計使用 UCD3138064A 做為數位控制器，以控制二相二軌反相降壓升壓。此非隔離式轉換器用於無線電供電。輸入電壓範圍為 -35 V 至 -60 V。共有兩個輸出。軌 1 的預設輸出電壓為 32 V，最大電流為 8.5 A；軌 2 的預設輸出電壓為 48 V，最大電流為 5.5 A。輸出電壓可從 30 V 調整至 56 V。在進行部分元件變更和韌體變更後，硬體可用於電流模式控制或轉換模式控制，以增加功率並改善負載瞬態。分別提供了三種控制的測試結果。
支援產品和硬體
參考設計

PMP21943 — 適用於功率放大器的 48-V/25-A 負到正同步降壓-升壓參考設計

此參考設計為適合功率放大器應用的負至正同步降壓升壓轉換器。電路由額定的 -48-V 系統電源供電，以利於 25A 時提供 +48V 輸出電壓。此設計使用兩個雙向同步升壓控制器，以 150kHz 的切換頻率進行四相操作。輸出電壓調整為 +30V 可選擇跨接器。1 至 4 相操作也可選擇跨接器。
支援產品和硬體
參考設計

PMP23332 — 交錯式和多相反相降壓-升壓轉換器參考設計

此參考設計運用 UCD3138064A 做為數位控制器，使用支援雙相峰值電流模式控制的能力來控制反相降壓升壓。此設計採用軟切換技術提升電源效率。輸入電壓範圍為 -62 V 至 -36 V。輸出電壓範圍可在 28 V 至 52 V 之間調整。預設輸出電壓為 48-V，最大電流為 14 A。

支援產品和硬體
參考設計

PMP23475 — 具有零電流偵測功能的 GaN 式 5kW 雙相圖騰柱 PFC 參考設計

此參考設計為高密度且高效率的 5kW 功率因數校正 (PFC) 轉換器，並使用 TI 高效能氮化鎵 (GaN) 電源開關進行實作。測得峰值系統效率為 99.2%，開放訊框功率密度為 120W/in3。功率級在全新零電流偵測 (ZCD) 架構控制機制中使用雙相圖騰柱 PFC。新控制方法以可變頻率運作，且可在所有操作條件下維持零電壓切換 (ZVS)。此控制透過 TMS320F280039C 高性能微控制器和含整合式 ZCD 感測的 LMG3527R030 GaN 場效應電晶體 (FET) 來執行。轉換器的運作頻率範圍約在 100kHz 和 800kHz 之間。
支援產品和硬體
參考設計

PMP40988 — 可變頻率、ZVS、5-kW、GaN 架構、二相圖騰柱 PFC 參考設計

此參考設計為高密度且高效率的 5-kW 圖騰柱功率因數校正 (PFC) 設計。此設計採用具可變頻率和零電壓切換 (ZVS) 的雙相圖騰柱 PFC 運作。此控件採用新拓撲與改良三角電流模式 (iTCM) 實現小尺寸與高效率。該設計在 TMS320F280049C 微控制器內部使用高性能處理核心，以在廣泛的操作範圍內保持高效率。PFC 採用介於 100 kHz 和 800 kHz 之間的可變頻率來運作。開放訊框功率密度 120 W/in3 實現 99% 的峰值系統效率。
支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VLGA (NPL) 13 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片