Inicio Aplicaciones Industrial Industria aeroespacial y de defensa
Inicio
Aplicaciones
Industrial
Industria aeroespacial y de defensa

Receptor del sistema de posicionamiento global

Productos y diseños de referencia
Diagrama de bloque

Receptor del sistema de posicionamiento global

Diagrama de bloque

Información general

Nuestros circuitos integrados y diseños de referencia lo ayudan a desarrollar receptores de sistema de posicionamiento global (GPS) de alta precisión y resistentes a interferencias.

Requisitos de diseño

Los receptores GPS modernos requieren:

  • frontales analógicos de bajo nivel de ruido para permitir la recepción de señales débiles,
  • osciladores locales y señales de reloj de baja fluctuación que maximicen el rendimiento del digitalizador,
  • energía de bajo nivel de ruido y soluciones de energía eficientes.
Amplíe las capacidades de esta aplicación
Descargar Ver vídeo con transcripción Video

Diagrama de bloque

Encuentre productos y diseños de referencia para su sistema.

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 14
Tipo Título Descargar la versión más reciente en inglés Fecha
Nota sobre la aplicación Keystone Error Detection and Correction EDC ECC (Rev. A) 25/06/2021
Artículo técnico Minimize noise and ripple with a low-noise buck converter PDF | HTML 21/10/2020
Artículo técnico Sequencing and powering FPGAs in radar and other defense applications PDF | HTML 18/11/2019
Artículo técnico FPGA power made simple: system architecture PDF | HTML 2/11/2017
Analog Design Journal Designing a modern power supply for RF sampling converters 26/04/2017
Nota sobre la aplicación Common Design Challenges and Proper Use of Fully Differential Amplifiers (FDA) 25/05/2016
Artículo técnico How to complete your RF sampling solution PDF | HTML 18/05/2016
Informe Multicore SoCs stay a step ahead of SoC FPGAs 23/02/2016
Nota sobre la aplicación LMX2571 Using a Programmable Input Multiplier to Minimize Integer Boundary Spurs PDF | HTML 12/01/2016
Nota sobre la aplicación Frequency Margining Using TI High-Performance Clock Generators (Rev. A) 12/12/2015
Informe Ready to make the jump to JESD204B? White Paper (Rev. B) 19/03/2015
Guía del usuario Understanding JESD204B Subclasses and Deterministic Latency 26/10/2012
Informe The Impact of Various PLL Parameters on System Perf 1/05/2007
Analog Design Journal Designing for low distortion with high-speed op amps 2/03/2005

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI.

Videos