PMP40144

PoE 向け 36 ~ 57VIN、12V、2A PSR のリファレンスデザイン

概要

PMP40144 は、PoE アプリケーション用の 12V、2A リファレンスデザインソリューションです。このソリューションでは、高効率の 1 次側コントローラである UCC28704 を実装し、帰還部品 (TL431、光カプラ) が不要です。全負荷時の電力変換率 89% 超。入力 UVLO、OVP、および出力 OVP、OCP が統合され、電力システムの信頼性が向上します。このデザインはコンパクトなフォームファクタで実現されています (68mm X 36mm X 15mm).

特長
  • 全負荷時の効率 89% 超
  • 1 次側レギュレーション (PSR) によりオプトカプラが不要
  • 入力 UVLO、OVP、出力 OVP
  • 自動再試行機能付き出力過電流保護
  • サイズ L * W * H 68mm * 36mm * 15mm
出力電圧オプション PMP40144.1
Vin(最小)(V) 36
Vin(最大)(V) 57
Vout (Nom) (V) 12
Iout(最大)(V) 2
出力電力(W) 24
絶縁/非絶縁 Isolated
入力タイプ DC
トポロジ Flyback- DCM
ダウンロード 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDUDV9.PDF (582 KB)

効率グラフや試験の前提条件などを含める、このリファレンス デザインに関する試験結果

TIDRTM8.PDF (68 KB)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRTM7.PDF (30 KB)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRTN0.ZIP (29 KB)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDCE14.ZIP (338 KB)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDRTM9.PDF (470 KB)

PCB 設計レイアウトを生成するための PCB 基板層のプロット ファイル

TIDRTM6.PDF (92 KB)

設計レイアウトとコンポーネントを示した詳細な回路図

製品

設計や代替製品候補に TI 製品を含めます。

AC/DC と DC/DC の各コントローラ (外部 FET)

UCC287041 次側安定化 (PSR) 機能搭載、高効率、オフライン CV (定電圧) と CC (定電流) のフライバック コントローラ

データシート: PDF | HTML

技術資料

star
= TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
タイプ タイトル 最新の英語版をダウンロード 日付
* 試験報告書 PMP40144 Test Results 2017/11/17

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。