TIDA-00069

FPGA ファームウェア例、Altera FPGA と高速 LVDS インターフェイス・データ・コンバータのインターフェイス方法

TIDA-00069

設計ファイル

概要

このリファレンス・デザインと関連するサンプル Verilog コードは、Altera FPGA をテキサス・インスツルメンツの高速 LVDS インターフェイス A/D コンバータ(ADC)と D/A コンバータ(DAC)にインターフェイスする場合の開始点として使用できます。ファームウェアの実装と必要なタイミング制約についても説明しています。

特長
  • ファームウェアのみの設計であり、わかりやすさを向上するために詳細な説明を提供
  • サンプル Verilog コードは、FPGA を高速データ・コンバータ・アプリケーションにインターフェイスする場合の簡単な開始点として利用可能
  • 設計は TI の他の高速データ・コンバータに簡単に拡張可能
  • 片方のみが必要である場合に備え、ADC および DAC のコンポーネントを分割設計
  • DAC と ADC のインターフェイス・タイミング制約について詳細な説明を提供
  • ファームウェアは簡単に入手可能な TI の評価モジュールを使用してテスト済み

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDR311.ZIP (815 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDR312.ZIP (191 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

製品

設計や代替製品候補に TI 製品を含めます。

高速 ADC (10MSPS 超過)

ADS4249デュアル・チャネル、14 ビット、250MSPS AD コンバータ(ADC)

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS742011.5A、低い VIN (0.8V)、低ノイズ、高 PSRR、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS744013A、低い VIN (0.8V)、低ノイズ、高 PSRR、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS74701パワー・グッドとイネーブル搭載、500mA、低い VIN (0.8V)、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS796イネーブル搭載、1A、低ドロップアウト電圧レギュレータ

データシート: PDF
高速 DAC (10MSPS 超過)

DAC3482デュアル・チャネル、16 ビット、1.25GSPS、1x ~ 16x 補間 D/A コンバータ (DAC)

データシート: PDF | HTML

開発を始める

ソフトウェア

ファームウェア

TIDA-00069 Firmware — TIDC202.ZIP (37 K)

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
種類 タイトル 英語版のダウンロード 日付
その他の技術資料 TIDA-00069 Gerber 2013年 12月 10日
ユーザー・ガイド Interfacing Altera FPGA with ADS4249 and DAC3482 2012年 7月 10日

関連する設計リソース

ハードウェア開発

評価ボード
TSW1400EVM 高速データ・キャプチャおよびパターン生成プラットフォーム

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ