TIDA-00153
高速 ADC を使用した JESD204B リンク レイテンシのデザイン
TIDA-00153
概要
JESD204B リンクは、データ コンバータのデジタル インターフェイスにおける最新のトレンドです。これらのリンクは、高速シリアル デジタル技術を活用することで、チャネル密度の向上をはじめとする多くの利点を提供します。このリファレンス デザインは、この新しいインターフェイスの採用における課題の一つである、リンク レイテンシの理解と設計に対応しています。の例では、決定論的レイテンシを実現するとともに、テキサス インスツルメンツの LM97937 ADC と Xilinx Kintex 7 FPGA を含むシステムのリンク レイテンシを算出します。
特長
- JESD204B リンク全体で決定論的レイテンシを保証
- リンク レイテンシとリンク遅延変動に対する許容度とのトレードオフを理解
- 数式および手順に基づくアプローチを用いてリンク レイテンシを設計
- テキサス インスツルメンツの ADC16DX370 または LM97937 ADC と Xilinx Kintex 7 FPGA を使用した JESD204B リンクを実装
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDR412.PDF (75 KB)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
技術資料
=
TI が選定した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | 設計ガイド | JESD204B Link Latency Using a High-Speed ADC and FPGA Design Guide | 2014/02/18 | |||
| * | 試験報告書 | TIDA-00153 Test Results | 2014/02/19 |