TIDA-00153
高速 ADC を使った JESD204B リンク・レイテンシ設計
TIDA-00153
概要
JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface: understanding and designing the link latency. An example achieves deterministic latency and determines the link latency of a system containing the Texas Instruments LM97937 ADC and Xilinx Kintex 7 FPGA.
特長
- Guarantee deterministic latency across the JESD204B link
- Understand the tradeoff between link latency and tolerance to link delay variation
- Use a formulaic and procedure-based approach to design the link latency
- Implement a JESD204B link using Texas Instruments' ADC16DX370 or LM97937 ADC and a Xilinx Kintex 7 FPGA
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDR412.PDF (75 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ
LP3878-ADJ — イネーブル搭載、800mA、16V、調整可能な低ドロップアウト電圧レギュレータ
データシート: PDF | HTML技術資料
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | 設計ガイド | JESD204B Link Latency Using a High-Speed ADC and FPGA Design Guide | 2014年 2月 18日 | |||
| 試験報告書 | TIDA-00153 Test Results | 2014年 2月 19日 |