LMK04828
- JEDEC JESD204B Support
- Ultra-Low RMS
Jitter
- 88 fs RMS Jitter (12 kHz to 20 MHz)
- 91 fs RMS Jitter (100 Hz to 20 MHz)
- –162.5 dBc/Hz Noise Floor at 245.76 MHz
- Up to 14 Differential Device Clocks from
PLL2
- Up to 7 SYSREF Clocks
- Maximum Clock Output Frequency 3.1 GHz
- LVPECL, LVDS, HSDS, LCPECL Programmable Outputs from PLL2
- Up to 1 Buffered VCXO/Crystal Output from
PLL1
- LVPECL, LVDS, 2xLVCMOS Programmable
- Dual Loop PLLatinum™ PLL Architecture
- PLL1
- Up to 3 Redundant Input
Clocks
- Automatic and Manual Switch-Over Modes
- Hitless Switching and LOS
- Integrated Low-Noise Crystal Oscillator Circuit
- Holdover Mode When Input Clocks are Lost
- Up to 3 Redundant Input
Clocks
- PLL2
- Normalized [1 Hz] PLL Noise Floor of
–227 dBc/Hz - Phase Detector Rate up to 155 MHz
- OSCin Frequency-Doubler
- Two Integrated Low-Noise VCOs
- Normalized [1 Hz] PLL Noise Floor of
- 50% Duty Cycle Output Divides, 1 to 32
(even and odd) - Precision Digital Delay, Dynamically Adjustable
- 25-ps Step Analog Delay
- Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
- Industrial Temperature Range: –40 to 85°C
- Supports 105°C PCB Temperature (Measured at Thermal Pad)
- 3.15-V to 3.45-V Operation
- Package: 64-Pin QFN (9.0 mm × 9.0 mm × 0.8 mm)
The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.
The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices, using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.
The high performance, combined with features such as the ability to trade off between power or performance, dual VCOs, dynamic digital delay, holdover, and glitchless analog delay, make the LMK0482x family ideal for providing flexible high-performance clocking trees.
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品。
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK04828BEVM — LMK04828 評価基板
LMK04828BEVM と LMK04826BEVM の各評価基板 (EVM) は、LMK0482x デバイス・ファミリをサポートしています。LMK0482x デバイスは、JEDEC JESD204B をサポートする産業用の最高性能クロック・コンディショナです。各種 PLLATINUM IC が採用しているデュアル・ループ・アーキテクチャは、低ノイズの VCXO モジュールを使用して 100fs (フェムト秒) 以下のジッタ (周波数が 12kHz ～ 20MHz の場合) を実現します。このデュアル・ループ・アーキテクチャは、2 個の高性能フェーズ・ロック・ループ (PLL)、1 (...)
TSG06D00EVM — 6GHz デュアル チャネル RF 信号ジェネレータ評価基板
TSG06D00EVM は、テキサス インスツルメンツのデュアル チャネル 6GHz RF 信号ジェネレータ評価基板であり、ラボ ベンチ使用、システム評価、自動試験アプリケーション用のコンパクトな USB 制御 RF ソースを必要とするエンジニア向けに設計されています。このデバイスには、較正された電力出力と、USB-TMC 経由でアクセスできる完全な SCPI コマンドセットを備えた二つの半独立コヒーレント RF 出力チャネルがあります。
CLOCKDESIGNTOOL — Clock Design Tool Software
このクロック設計ツール ソフトウェアは、部品の選定、ループ フィルタ設計、タイミング デバイス ソリューションのシミュレーションに役立ちます。目的の出力周波数とリファレンス周波数 (オプション) を入力すると、このツールは指定した要件、分周値、ジッタを最小化する推奨ループ フィルタを満たす TI デバイスを提示します。
CLOCKDESIGNTOOL のチュートリアル ビデオ
どのソフトウェアを使用すればよいですか？
製品 | ループ (...) |
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
多くの TI リファレンス デザインには、LMK04828 があります。
TI のリファレンス デザイン セレクション ツールを使用すると、開発中のアプリケーションやパラメータとの適合度が最も高いデザインの確認と特定を進めることができます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (NKD) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。