ADC16DX370
- Resolution: 16-Bit
- Conversion Rate: 370 MSPS
- 1.7 VP-P Input Full Scale Range
- Performance:
- Input: 150 MHz, –3 dBFS
- SNR: 69.6 dBFS
- Noise Spectral Density: –152.3 dBFS/Hz
- SFDR: 88 dBFS
- Non-HD2 and Non-HD3 SPUR: –90 dBFS
- Input: 150 MHz, –3 dBFS
- Power Dissipation: 800 mW/channel
- Buffered Analog Inputs
- On-Chip Precision Reference Without External Bypassing
- Input Sampling Clock Divider With Phase Synchronization
(Divide-by- 1, 2, 4, or 8) - JESD204B Subclass 1 Serial Data Interface
- Lane Rates up to 7.4 Gb/s
- Configurable as 1- or 2-Lanes/Channel
- Fast Over-Range Signals
- 4-Wire, 1.2-V, 1.8-V, 2.5-V, or 3-V Compatible Serial
Peripheral Interface (SPI) - 56-Pin WQFN Package, (8 × 8 mm, 0.5-mm Pin-Pitch)
The ADC16DX370 device is a monolithic dual-channel high performance analog-to-digital converter capable of converting analog input signals into 16-bit digital words with a sampling rate of 370 MSPS. This converter uses a differential pipelined architecture with integrated input buffer to provide excellent dynamic performance while maintaining low power consumption.
The integrated input buffer eliminates charge kickback noise coming from the internal switched capacitor sampling circuits and eases the system-level design of the driving amplifier, anti-aliasing filter, and impedance matching. An input sampling clock divider provides integer divide ratios with configurable phase selection to simplify system clocking. An integrated low-noise voltage reference eases board level design without requiring external decoupling capacitors. The output digital data is provided through a JESD204B subclass 1 interface from a 56-pin, 8-mm × 8-mm WQFN package. A SPI is available to configure the device that is compatible with 1.2-V to 3-V logic.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADC16DX370 Dual 16-Bit 370 MSPS ADC With 7.4 Gb/s JESD204B Outputs データシート (Rev. C) | PDF | HTML | 2014/08/20 | ||
| 技術記事 | How to minimize filter loss when you drive an ADC | PDF | HTML | 2016/10/20 | |||
| 技術記事 | How to select a power-efficient narrowband receiver for active antenna-array syste | PDF | HTML | 2016/04/12 | |||
| ホワイト・ペーパー | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015/03/19 | ||||
| アプリケーション・ノート | Equalization Optimization of the ADC16DX370 JESD204B Serial Link | 2014/09/09 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC16DX370EVM — ADC16DX370 評価基板
ADC16DX370EVM は ADC16DX370 の評価に使用する評価基板です。 ADC16DX370 は、ロー パワー、16 ビット、370MSPS の A/D コンバータ (ADC) であり、バッファされたアナログ入出力に加えて、最大 7.4Gb/s で動作する JESD204B インターフェイスを実装しています。この評価基板 (EVM) は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。この評価基板は LMK04828 を搭載しており、オプションの構成を行うことで、包括的な JESD204B サブクラス 1 (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31
この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)
TIDA-00153 — 高速 ADC を使用した JESD204B リンク レイテンシのデザイン
JESD204B リンクは、データ コンバータのデジタル インターフェイスにおける最新のトレンドです。これらのリンクは、高速シリアル デジタル技術を活用することで、チャネル密度の向上をはじめとする多くの利点を提供します。このリファレンス デザインは、この新しいインターフェイスの採用における課題の一つである、リンク レイテンシの理解と設計に対応しています。の例では、決定論的レイテンシを実現するとともに、テキサス インスツルメンツの LM97937 ADC と Xilinx Kintex 7 FPGA を含むシステムのリンク レイテンシを算出します。
TIDA-00353 — JESD204B シリアル リンクのイコライゼーション最適化のためのリファレンス デザイン
データ コンバータ用の JESD204B 高速シリアル インターフェイスで生じるチャネル損失を補正する効果的な方法は、イコライゼーション技法を採用することです。このリファレンス デザインは、デュアル 16 ビット、370 MSPS の A/D コンバータ（ADC）である ADC16DX370 を採用しており、この製品はディエンファシス イコライゼーションを活用して、送信用の 7.4Gbps シリアル データを準備します。この構成により、ユーザーは出力ドライバのデエンファシス設定 (DEM) および出力電圧スイング設定 (VOD) (...)
TIDA-00360 — 700 ～ 2700MHz 2 チャネル レシーバ、16 ビット ADC および 100MHz IF 帯域幅付き、リファレンス デザイン
顧客のためにより高速なデータ リンクを提供するという、ワイヤレス ネットワークへの要求が高まっていることが原因で、トランシーバ ハードウェアの性能向上と十分な帯域幅が求められています。これらは、標準化済みのマルチ キャリア (搬送波) 周波数帯 (特定の状況では帯域アグリゲーションも使用) のサポート、十分なレシーバ感度、および混雑した環境で一般的に見受けられる強力なブロッキング信号が存在する状況でも機能を果たせる広いダイナミック レンジの確保に役立ちます。このリファレンス デザインは、ダウン コンバージョン ミキサ、デジタル可変ゲイン アンプ (DVGA)、高速パイプライン A/D (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RME) | 56 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。