This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown for each EVM. The FPGA firmware is described and the relevant Xilinx IP block configuration parameters are shown. Data taken on the actual hardware is shown and analyzed, showing synchronization within 50 ps without characterized cables or calibrated propagation delays.
완조립 보드는 테스팅과 성능 검증을 위해서만 개발되었으며 판매를 위한 것이 아닙니다.
바로 사용 가능한 시스템 파일을 다운로드하여 설계 프로세스에 속도를 높여 보십시오.
설계 구성요소, 참조 지정자 및 제조업체/부품 번호의 전체 목록
TI 제품을 설계 및 잠재적 대안에 포함합니다.
| 유형 | 직함 | 최신 영어 버전 다운로드 | 날짜 | ||
|---|---|---|---|---|---|
| * | 설계 가이드 | Synchronization of JESD204B Giga-Sample ADCs | 2015. 1. 20 |