JAJSQR2 july 2023 AFE7953
PRODUCTION DATA
TA = +25℃での代表値、公称電源。デフォルト条件:TX 入力データ・レート = 491.52MSPS、fDAC = 11796.48MSPS (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、fREF = 491.52MHz による PLL クロック・モード、AOUT = -1dBFS、DSA = 0dB、Sin(x)/x イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル
PCB とケーブルの損失を含む。AOUT = -0.5dBFS、DSA = 0、0.8GHz 整合あり |
fDAC = 11796.48MSPS、インターリーブ・モード、AOUT = -0.5dBFS、0.8GHz に整合 | ||
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + DSA 設定 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + DSA 設定 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) | ||
位相 DNL スパイクは、すべての DSA 設定で発生する可能性があります。 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
積分位相誤差 = PhaseOUT(DSA 設定) - PhaseOUT(DSA 設定 = 0) |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
積分位相誤差 = PhaseOUT(DSA 設定) - PhaseOUT(DSA 設定 = 0) |
fDAC = 11796.48MSPS、インターリーブ・モード、fCENTER = 0.85GHz、0.8GHz で整合、各トーン -13dBFS |
fDAC = 8847.36MSPS、ストレート・モード、fCENTER = 0.85GHz、0.8GHz で整合、各トーン -13dBFS |
fDAC = 5898.24MSPS、ストレート・モード、fCENTER = 0.85GHz、0.8GHz で整合、各トーン -13dBFS、ワースト・チャネル |
fDAC = 11796.48MSPS、ストレート・モード、fCENTER = 0.85GHz、0.8GHz で整合、各トーン -13dBFS、ワースト・チャネル |
fDAC = 8847.36MSPS、ストレート・モード、fCENTER = 0.85GHz、fSPACING = 20MHz、0.8GHz で整合 |
2.6GHz で整合、シングル・トーン、fDAC = 11.79648GSPS、インターリーブ・モード、40MHz オフセット、DSA = 0dB |
0.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE |
0.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE |
0.8GHz で整合、fDAC = 5898.24GSPS、ストレート・モード。 |
0.8GHz で整合、fDAC = 5898.24MSPS、ストレート・モード、高調波周波数での出力電力で正規化。 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT。 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT。 |
PCB とケーブルの損失を含む。AOUT = -0.5dBFS、DSA = 0、0.8GHz 整合あり |
fDAC= 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + DSA 設定 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + DSA 設定 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
積分位相誤差 = PhaseOUT(DSA 設定) - PhaseOUT(DSA 設定 = 0) | ||
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合 | ||
積分位相誤差 = PhaseOUT(DSA 設定) - PhaseOUT(DSA 設定 = 0) |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz で整合、POUT = -13dBFS | ||
fDAC = 5898.24MSPS、ストレート・モード、fCENTER = 0.85GHz、0.8GHz で整合、各トーン -13dBFS |
fDAC = 11796.48MSPS、インターリーブ・モード、fCENTER = 0.85GHz、0.8GHz で整合、各トーン -13dBFS |
fDAC = 8847.36MSPS、ストレート・モード、fCENTER = 0.85GHz、0.8GHz で整合、各トーン -13dBFS、ワースト・チャネル |
fDAC = 5898.24MSPS、ストレート・モード、fCENTER = 0.85GHz、fSPACING = 20MHz、0.8GHz で整合 |
fDAC = 11796.48MSPS、インターリーブ・モード、fCENTER = 0.85GHz、fSPACING = 20MHz、0.8GHz で整合 |
TM1.1、POUT_RMS = -13dBFS | ||
0.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE |
0.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE |
0.8GHz で整合、fDAC = 8847.36GSPS、ストレート・モード。 |
0.8GHz で整合、fDAC = 8847.36MSPS、ストレート・モード、高調波周波数での出力電力で正規化。 |
fDAC = 5898.24MSPS、インターリーブ・モード、0.8GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT。 |