JAJSLA9E may 2015 – april 2023 DLP7000UV
PRODUCTION DATA
DLP7000UV の機能と動作の信頼性を確保するには、チップセットの他の部品と組み合わせて使用する必要があります。専用のチップセットにより、開発者は DMD へ簡単にアクセスでき、マイクロミラーを高速に独立して制御できます。
DLP7000UV は、電気的には 1 ビット CMOS メモリ・セルの 2 次元配列から成り、1024 列 × 768 行の格子状に構成されています。この CMOS メモリ・アレイは、2 つの 16 ビット低電圧差動信号 (LVDS) ダブル・データ・レート (DDR) バスを使用して、行単位でアドレス指定します。アドレス指定は、シリアル制御バスを介して処理されます。特定の CMOS メモリ・アクセス・プロトコルは、DLPC410 デジタル・コントローラによって処理されます。