JAJSLO8 データシート

「基本レジスタ」に、基本レジスタを示します。「基本レジスタ」にないレジスタ・オフセット・アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

IEEE で定義された基本レジスタは、802.3 の 22 項に従って設定されています。これらのレジスタは基本的なステータス、制御、識別機能を提供します。

表 8-152 基本レジスタ

オフセット	略称	セクション
0x0	Basic_Mode_Control_	表示
0x1	Basic_Mode_Status_	表示
0x2	PHY_Identification__1	表示
0x3	PHY_Identification__2	表示
0xD	Extended__Control_Register	表示
0xE	Address_or_Data_	表示
0x10	PHY_Control_	表示
0x11	PHY_Configuration_	表示
0x12	Interrupt_Status__1	表示
0x13	Interrupt_Status__2	表示
0x16	Loopback_Control_	表示
0x18	Interrupt_Status__3	表示
1x0E	TDR_Control_	表示
0x1F	PHY_Reset_	表示
0x180	Receiver_Status_	表示

表の小さなセルに収まるように、複雑なビット・アクセス・タイプを記号で表記しています。表 8-153 に、このセクションでアクセス・タイプに使用している表記を示します。

表 8-153 基本レジスタのアクセス・タイプ・コード

アクセス・タイプ	コード	説明
読み出しタイプ
R	R	読み出し
書き込みタイプ
W	W	書き込み
W0C	W0C	0 を書き込むことでクリア
W0S	W0S	0 を書き込むことでセット
WMC	W	手動クリアでデフォルト値を書き込み (クリア・イベントについてはレジスタの説明を参照)
WMC、0	W	手動クリアで 0 を書き込み (クリア・イベントについてはレジスタの説明を参照)
WMC、1	W	手動クリアで 1 を書き込み (クリア・イベントについてはレジスタの説明を参照)
WSC	W	書き込み
WSC、0	W	自動クリアで 0 を書き込み
リセットまたはデフォルト値
-n		リセット後の値またはデフォルト値

6.2.1.1 Basic_Mode_Control_ レジスタ (オフセット = 0x0) [リセット = 0x140]

表 8-154 に、Basic_Mode_Control_ を示します。

概略表に戻ります。

表 8-154 Basic_Mode_Control_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	MII リセット	R/WMC	0x0	MII のリセット 0x0 = リセットしない 0x1 = デジタル入力をリセット、全 MII レジスタ (0x0～0xF) をデフォルト値にリセット
14	MII ループバック有効化	R/W	0x0	MII ループバックの有効化 0x0 = MII ループバックなし 0x1 = MII ループバックあり
13	速度選択 LSB	R	0x0	速度選択の LSB 0x2 = 1000Mb/s
12	RESERVED	R	0x0	予約済み
11	パワーダウン・モード有効化	R/W	0x0	パワーダウン・モードの有効化 0x0 = 通常モード 0x1 = レジスタまたはピンによるパワーダウン
10	分離モード有効化	R/W	0x0	分離モードの有効化 0x0 = 通常モード 0x1 = 分離モード
9	RESERVED	R	0x0	予約
8	二重モード	R	0x1	二重モード 0x0 = 半二重 0x1 = 全二重
7	RESERVED	R	0x0	予約済み
6	速度選択 MSB	R	0x1	速度選択の MSB 0x2 = 1000Mb/s
5	RESERVED	R	0x0	予約済み
4-0	RESERVED	R	0x0	予約済み

6.2.1.2 Basic_Mode_Status_ レジスタ (オフセット = 0x1) [リセット = 0x141]

表 8-155 に、Basic_Mode_Status_ を示します。

概略表に戻ります。

表 8-155 Basic_Mode_Status_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	100BASE-T4	R	0x0	100BASE-T4 0x0 = PHY は 100BASE-T4 を実行できない 0x1 = PHY は 100BASE-T4 を実行できる
14	100BASE-TX 全二重	R	0x0	100BASE-TX 全二重 0x0 = PHY は全二重 100BASE-X を実行できない 0x1 = PHY は全二重 100BASE-X を実行できる
13	100BASE-TX 半二重	R	0x0	100BASE-TX 半二重 0x0 = PHY は半二重 100BASE-X を実行できない 0x1 = PHY は半二重 100BASE-X を実行できる
12	10BASE-T 全二重	R	0x0	10BASE-T 全二重 0x0 = PHY は全二重モードの 10Mb/s で動作できない 0x1 = PHY は全二重モードの 10Mb/s で動作できる
11	10BASE-T 半二重	R	0x0	10BASE-T 半二重 0x0 = PHY は半二重モードの 10Mb/s で動作できない 0x1 = PHY は半二重モードの 10Mb/s で動作できる
10	100BASE-T2 全二重	R	0x0	100BASE-T2 全二重 0x0 = PHY は全二重の 100BASE-T2 を実行できない 0x1 = PHY は全二重の 100BASE-T2 を実行できる
9	100BASE-T2 半二重	R	0x0	100BASE-T2 半二重 0x0 = PHY は半二重の 100BASE-T2 を実行できない 0x1 = PHY は半二重の 100BASE-T2 を実行できる
8	拡張ステータス・レディ	R	0x1	レジスタ 0xf の拡張ステータス 0x0 = レジスタ 0xF に拡張ステータス情報はない 0x1 = レジスタ 0xF に拡張ステータス情報がある
7	RESERVED	R	0x0	予約済み
6	SMI プリアンブル抑制	R	0x1	SMI プリアンブルの抑制 0x0 = プリアンブルが抑制された管理フレームを PHY は受信しない 0x1 = プリアンブルが抑制された管理フレームを PHY は受信する
5	RESERVED	R	0x0	予約済み
4	RESERVED	R/W0C	0x0	予約済み
3	RESERVED	R	0x0	予約済み
2	リンク・ステータス	R/W0S	0x0	リンク・ステータス、Low をラッチ 0x0 = リンクはダウン (通信途絶) している 0x1 = リンクはアップ (通信可能)
1	RESERVED	R/W0C	0x0	予約済み
0	拡張機能	R	0x1	拡張機能のステータス 0x0 = 基本レジスタ・セット機能のみ 0x1 = 拡張レジスタ機能

6.2.1.3 PHY_Identification__1 レジスタ (オフセット = 0x2) [リセット = 0x2000]

表 8-156 に、PHY_Identification__1 を示します。

概略表に戻ります。

表 8-156 PHY_Identification__1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	管理組織識別子 (OUI：Organizationally Unique Identifier) ビット [21:6]	R	0x2000

6.2.1.4 PHY_Identification__2 レジスタ (オフセット = 0x3) [リセット = 0xA000]

表 8-157 に、PHY_Identification__2 を示します。

概略表に戻ります。

表 8-157 PHY_Identification__2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-10	管理組織識別子 (OUI：Organizationally Unique Identifier) ビット [5:0]	R	0x28
9-4	モデル番号	R	0x0	ベンダ・モデル番号：ベンダ・モデル番号の 6 ビットはビット 9～4 に割り当てられています。
3-0	リビジョン番号	R	0x0	モデル・リビジョン番号：ベンダ・モデル・リビジョン番号の 4 ビットはビット 3～0 に割り当てられています。このフィールドは、すべての主要なデバイス変更に対してインクリメントされます。

6.2.1.5 Extended__Control_Register レジスタ (オフセット = 0xD) [リセット = 0x0]

表 8-158 に、Extended__Control_Register を示します。

概略表に戻ります。

表 8-158 Extended__Control_Register レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-14	拡張レジスタ・コマンド	R/W	0x0	拡張レジスタ・コマンド： 0x0 = アドレス 0x1 = データ、ポスト・インクリメントなし 0x2 = データ、読み出しおよび書き込み時にポスト・インクリメント 0x3 = データ、書き込み時のみにポスト・インクリメント
13-5	RESERVED	R	0x0	予約済み
4-0	DEVAD	R/W	0x0	デバイス・アドレス：ビット [4:0] はデバイス・アドレス (DEVAD) であり、ADDAR レジスタ 0x000E (適切な MMD へのアドレス / データ・レジスタ) のすべてのアクセスを指示します。特に DP83TC811S-Q1 は、アドレスが 0x04D1 以下のレジスタへのアクセスのためにベンダ固有の DEVAD [4:0] = "11111" を使います。MMD1 の場合、DEVAD[4:0] = "00001" をアクセスします。レジスタ REGCR および ADDAR によるすべてのアクセスでは、MMD と MMD1 のどちらにも DEVAD を使う必要があります。その他の DEVAD を使ったトランザクションは無視されます。

ビット

フィールド

タイプ

リセット

説明

15-14

拡張レジスタ・コマンド

R/W

0x0

拡張レジスタ・コマンド：

0x0 = アドレス

0x1 = データ、ポスト・インクリメントなし

0x2 = データ、読み出しおよび書き込み時にポスト・インクリメント

0x3 = データ、書き込み時のみにポスト・インクリメント

13-5

RESERVED

R

0x0

予約済み

4-0

DEVAD

R/W

0x0

デバイス・アドレス：ビット [4:0] はデバイス・アドレス (DEVAD) であり、ADDAR レジスタ 0x000E (適切な MMD へのアドレス / データ・レジスタ) のすべてのアクセスを指示します。特に DP83TC811S-Q1 は、アドレスが 0x04D1 以下のレジスタへのアクセスのためにベンダ固有の DEVAD [4:0] = "11111" を使います。MMD1 の場合、DEVAD[4:0] = "00001" をアクセスします。レジスタ REGCR および ADDAR によるすべてのアクセスでは、MMD と MMD1 のどちらにも DEVAD を使う必要があります。その他の DEVAD を使ったトランザクションは無視されます。

6.2.1.6 Address_or_Data_ レジスタ (オフセット = 0xE) [リセット = 0x0]

表 8-159 に、Address_or_Data_ を示します。

概略表に戻ります。

表 8-159 Address_or_Data_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	アドレス / データ	R/W	0x0	REGCR レジスタ 15:14 = '00’ の場合、MMD DEVAD のアドレス・レジスタを保持します。それ以外の場合、MMD DEVAD のデータを保持します。

6.2.1.7 PHY_Control_ レジスタ (オフセット = 0x10) [リセット = 0x4]

表 8-160 に、PHY_Control_ を示します。

概略表に戻ります。

表 8-160 PHY_Control_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-11	RESERVED	R	0x0	予約済み
10	チャネル OK	R/W0S	0x0	チャネル OK、Low をラッチ 0x0 = チャネル OK がリセットされた 0x1 = チャネル OK がセットされている
9	デスクランブラ・ロック	R/W0S	0x0	デスクランブラ・ロック、Low をラッチ 0x0 = デスクランブラがロックされた 0x1 = デスクランブラはロックされている
8	RESERVED	R	0x0	予約済み
7	割り込みピン・ステータス		0x0	割り込みピンのステータス、レジスタ 0x12 の読み出し時にクリア 0x0 = 割り込みピンがセットされていない 0x1 = 割り込みピンがセットされている
6-4	RESERVED	R	0x0	予約済み
3	MII ループバック・ステータス	R	0x0	MII ループバックのステータス 0x0 = MII ループバックなし 0x1 = MII ループバックあり
2	二重モード・ステータス	R	0x1	二重モードのステータス 0x0 = 半二重 0x1 = 全二重
1	RESERVED	R	0x0	予約済み
0	リンク・ステータス	R	0x0	リンクのステータス 0x0 = リンクはダウン (通信途絶) している 0x1 = リンクはアップ (通信可能)

6.2.1.8 PHY_Configuration_ レジスタ (オフセット = 0x11) [リセット = 0x8]

表 8-161 に、PHY_Configuration_ を示します。

概略表に戻ります。

表 8-161 PHY_Configuration_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	MAC クロック無効化	R/W	0x0	MAC クロックの無効化 0x0 = MAC への clk_125 を維持する 0x1 = IEEE パワーセーブ・モードで MAC への clk_125 を停止する
14	強制電力モード有効化	R/W	0x0	レジスタからのパワーセーブ・モードの設定の有効化
13-11	RESERVED	R/W	0x0	予約済み 0x0 として書き込む必要があります。
10-4	RESERVED	R	0x0	予約済み
3	割り込みピン極性	R/W	0x1	割り込みピンの極性 0x0 = アクティブ High 0x1 = アクティブ Low
2	割り込みピン強制	R/W	0x0	割り込みピンの強制 0x0 = 割り込みピンを強制しない 0x1 = 割り込みピンを強制する
1	割り込み有効化	R/W	0x0	割り込みの有効化 0x0 = 割り込みを無効化する 0x1 = 割り込みを有効化する
0	RESERVED	R/W	0x0	予約済み 0x0 として書き込む必要があります。

6.2.1.9 Interrupt_Status__1 レジスタ (オフセット = 0x12) [リセット = 0x0]

表 8-162 に、Interrupt_Status__1 を示します。

概略表に戻ります。

表 8-162 Interrupt_Status__1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	低リンク品質割り込み	R	0x0	低リンク品質割り込みのステータス
14	エネルギー検出割り込み	R	0x0	エネルギー検出変化割り込みのステータス
13	リンク・ステータス変化割り込み	R	0x0	リンク・ステータス変化割り込みのステータス
12	RESERVED	R	0x0	予約済み
11	ESD イベント割り込み	R	0x0	ESD フォルト検出割り込みのステータス
10	1000BASE-T1 リンク・トレーニング完了割り込み	R	0x0	トレーニング完了割り込みのステータス
9-8	RESERVED	R	0x0	予約済み
7	リンク品質割り込み有効化	R/W	0x0	低リンク品質割り込みの有効化
6	エネルギー検出割り込み有効化	R/W	0x0	エネルギー検出変化割り込みの有効化
5	リンク・ステータス変化割り込み有効化	R/W	0x0	リンク・ステータス変化割り込みの有効化
4	RESERVED	R	0x0	予約済み
3	ESD イベント割り込み有効化	R/W	0x0	ESD フォルト検出割り込みの有効化
2	1000BASE-T1 リンク・トレーニング完了有効化	R/W	0x0	トレーニング完了割り込みの有効化
1-0	RESERVED	R	0x0	予約済み

6.2.1.10 Interrupt_Status__2 レジスタ (オフセット = 0x13) [リセット = 0x0]

表 8-163 に、Interrupt_Status__2 を示します。

概略表に戻ります。

表 8-163 Interrupt_Status__2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	低電圧割り込み	R	0x0	低電圧割り込みのステータス
14	過電圧割り込み	R	0x0	過電圧割り込みのステータス
13-12	RESERVED	R	0x0	予約済み
11	過熱割り込み	R	0x0	過熱割り込みのステータス
10	スリープ・モード変化割り込み	R	0x0	スリープ・モード変化割り込みのステータス
9	RESERVED	R	0x0	予約
8	not_one_hot_int	R	0x0	非ワン・ホット割り込みのステータス
7	低電圧割り込み有効化	R/W	0x0	低電圧割り込みの有効化
6	過電圧割り込み有効化	R/W	0x0	過電圧割り込みの有効化
5-4	RESERVED	R	0x0	予約済み
3	過熱割り込み有効化	R/W	0x0	過熱割り込みの有効化
2	スリープ・モード変化割り込み有効化	R/W	0x0	スリープ・モード変化割り込みの有効化
1-0	RESERVED	R	0x0	予約済み

6.2.1.11 Loopback_Control_ レジスタ (オフセット = 0x16) [リセット = 0x0]

表 8-164 に、Loopback_Control_ を示します。

概略表に戻ります。

表 8-164 Loopback_Control_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-11	RESERVED	R	0x0	予約済み
10	PRBS チェッカ同期喪失	R/W0C	0x0	PRBS チェッカ同期喪失の表示： 0x0 = PRBS チェッカは同期を失っていない 0x1 = PRBS チェッカは同期を失った
9	RESERVED	R	0x0	予約
8	コア電力モード	R	0x0	1b = コアは通常電力モード 0b = コアはパワーダウンまたはスリープ・モード 0x0 = コアはパワーダウンまたはスリープ・モード 0x1 = コアは通常電力モード
7	PCS デジタル・ループバック有効化	R/W	0x0	PCS デジタル・ループバック 0x0 = PCS デジタル・ループバックは無効 0x1 = PCS デジタル・ループバックは有効
6	ループバックでのデータ送信有効化	R/W	0x0	MII ループバック・データを MDI に送信します。このビットは、MII ループバック・モードでのみ使われます。 0x0 = MDI へのデータを抑制 0x1 = MDI にデータを送信
5-0	ループバック選択	R/W	0x0	ループバック・モードの選択 0x1 = PCS ループ 0x2 = RS ループ 0x4 = デジタル・ループ 0x8 = アナログ・ループ 0x10 = 逆ループ 0x20 = 外部逆ループ

6.2.1.12 Interrupt_Status__3 レジスタ (オフセット = 0x18) [リセット = 0x8]

表 8-165 に、Interrupt_Status__3 を示します。

概略表に戻ります。

表 8-165 Interrupt_Status__3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	ACK 受信割り込み	R	0x0	ACK 受信割り込みのステータス (OAM)
14	TX 有効 CLR 割り込み	R	0x0	mr_tx_valid クリア割り込みのステータス (OAM)
13-12	RESERVED	R	0x0	予約済み
11	POR 完了割り込み	R	0x0	POR 完了割り込みのステータス
10	フレームなし割り込み	R	0x0	フレームなし検出割り込みのステータス
9	ウェーク要求割り込み	R	0x0	ウェーク要求割り込みのステータス
8	LPS 割り込み	R	0x0	LPS 割り込みのステータス
7	ACK 受信割り込み有効化	R/W	0x0	ACK 受信割り込みの有効化 (OAM)
6	TX 有効 CLR 割り込み有効化	R/W	0x0	Mr_tx_valid クリア割り込みの有効化 (OAM)
5-4	RESERVED	R	0x0	予約済み
3	POR 完了割り込み有効化	R/W	0x1	POR 完了割り込みの有効化
2	フレームなし割り込み有効化	R/W	0x0	フレームなし検出割り込みの有効化
1	ウェーク要求割り込み有効化	R/W	0x0	ウェーク要求割り込みの有効化
0	LPS 割り込み有効化	R/W	0x0	LPS 割り込みの有効化

6.2.1.13 TDR_Control_ レジスタ (オフセット = 0x1E) [リセット = 0x0]

表 8-166 に、TDR_Control_ を示します。

概略表に戻ります。

表 8-166 TDR_Control_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	TDR 開始	R/WMC	0x0	TDR を手動で開始 0x0 = TDR なし 0x1 = TDR 開始
14	TDR 自動実行有効化	R/W	0x0	リンク・ダウン時の TDR 自動実行を有効化 0x0 = TDR は手動で開始 0x1 = TDR はリンク・ダウン時に自動的に開始
13-2	RESERVED	R	0x0	予約済み
1	TDR 完了	R	0x0	TDR 完了： 0x0 = ケーブル診断は未完了 0x1 = ケーブル測定プロセスが完了したことを示す
0	TDR テスト失敗	R	0x0	TDR テストの失敗： 0x0 = TDR は障害を起こしていない 0x1 = TDR ケーブル測定プロセスが失敗した

6.2.1.14 PHY_Reset_ レジスタ (オフセット = 0x1F) [リセット = 0x0]

表 8-167 に、PHY_Reset_ を示します。

概略表に戻ります。

表 8-167 PHY_Reset_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	ハードウェア・リセット	R/WMC	0x0	ハードウェア・リセット： 0x0 = 通常動作 0x1 = PHY をリセット。このビットは自動的にクリアされ、RESET_N ピンと同じ効果を持っています。
14	ソフトウェア・リスタート	R/WMC	0x0	ソフトウェア・リスタート： 0x0 = 通常動作 0x1 = PHY を再起動。このビットは自動的にクリアされ、電流制御レジスタ値を除くすべての PHY 回路をリセットします。
13-0	RESERVED	R/W	0x0	予約済み 0x0 として書き込む必要があります。

ビット

フィールド

タイプ

リセット

説明

15

ハードウェア・リセット

R/WMC

0x0

ハードウェア・リセット：

0x0 = 通常動作

0x1 = PHY をリセット。このビットは自動的にクリアされ、RESET_N ピンと同じ効果を持っています。

14

ソフトウェア・リスタート

R/WMC

0x0

ソフトウェア・リスタート：

0x0 = 通常動作

0x1 = PHY を再起動。このビットは自動的にクリアされ、電流制御レジスタ値を除くすべての PHY 回路をリセットします。

13-0

RESERVED

R/W

0x0

予約済み
0x0 として書き込む必要があります。

6.2.1.15 Receiver_Status_ レジスタ (オフセット = 0x180) [リセット = 0x0]

表 8-168 に、Receiver_Status_ を示します。

概略表に戻ります。

表 8-168 Receiver_Status_ レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-13	RESERVED	R	0x0	予約済み
12	リンク・ステータス	R	0x0	リンク・ステータス (ラッチなし)： 0x0 = リンクなし 0x1 = 有効なリンクが確立済み
11-3	RESERVED	R	0x0	予約済み
2	デスクランブラ・ロック	R	0x0	デスクランブラ・ロックのステータス： 0x0 = デスクランブラはロックされていない 0x1 = デスクランブラは受信シンボルにロックされている
1	ローカル・レシーバ・ステータス	R	0x0	ローカル・レシーバのステータス： 0x0 = ローカル PHY が無効なリンクを受信した 0x1 = ローカル PHY が有効なリンクを受信した
0	リモート・レシーバ・ステータス	R	0x0	リモート・レシーバのステータス： 0x0 = リモート PHY が無効なリンクを受信した 0x1 = リモート PHY が有効なリンクを受信した

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

サーマルパッド・メカニカル・データ

発注情報

8.6.2.1 基本レジスタ

6.2.1.1 Basic_Mode_Control_ レジスタ (オフセット = 0x0) [リセット = 0x140]

6.2.1.2 Basic_Mode_Status_ レジスタ (オフセット = 0x1) [リセット = 0x141]

6.2.1.3 PHY_Identification__1 レジスタ (オフセット = 0x2) [リセット = 0x2000]

6.2.1.4 PHY_Identification__2 レジスタ (オフセット = 0x3) [リセット = 0xA000]

6.2.1.5 Extended__Control_Register レジスタ (オフセット = 0xD) [リセット = 0x0]

6.2.1.6 Address_or_Data_ レジスタ (オフセット = 0xE) [リセット = 0x0]

6.2.1.7 PHY_Control_ レジスタ (オフセット = 0x10) [リセット = 0x4]

6.2.1.8 PHY_Configuration_ レジスタ (オフセット = 0x11) [リセット = 0x8]

6.2.1.9 Interrupt_Status__1 レジスタ (オフセット = 0x12) [リセット = 0x0]

6.2.1.10 Interrupt_Status__2 レジスタ (オフセット = 0x13) [リセット = 0x0]

6.2.1.11 Loopback_Control_ レジスタ (オフセット = 0x16) [リセット = 0x0]

6.2.1.12 Interrupt_Status__3 レジスタ (オフセット = 0x18) [リセット = 0x8]

6.2.1.13 TDR_Control_ レジスタ (オフセット = 0x1E) [リセット = 0x0]

6.2.1.14 PHY_Reset_ レジスタ (オフセット = 0x1F) [リセット = 0x0]

6.2.1.15 Receiver_Status_ レジスタ (オフセット = 0x180) [リセット = 0x0]