JAJSLO8C December   2020  – November 2022 DP83TG720R-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
    1.     ピン機能
    2. 6.1 ピンの状態
    3. 6.2 ピンの電源ドメイン
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 タイミング要件
    7. 7.7 タイミング図
    8. 7.8 LED の駆動特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 診断ツール・キット
        1. 8.3.1.1 信号品質インジケータ
        2. 8.3.1.2 時間領域反射計測
        3. 8.3.1.3 データパス用内蔵セルフ・テスト
          1. 8.3.1.3.1 ループバック・モード
          2. 8.3.1.3.2 データ・ジェネレータ
          3. 8.3.1.3.3 データパスの BIST のプログラミング
        4. 8.3.1.4 温度および電圧センシング
        5. 8.3.1.5 静電気放電 (ESD) 検出
      2. 8.3.2 準拠性テスト・モード
        1. 8.3.2.1 テスト・モード 1
        2. 8.3.2.2 テスト・モード 2
        3. 8.3.2.3 テスト・モード 4
        4. 8.3.2.4 テスト・モード 5
        5. 8.3.2.5 テスト・モード 6
        6. 8.3.2.6 テスト・モード 7
    4. 8.4 デバイスの機能モード
      1. 8.4.1  パワーダウン
      2. 8.4.2  リセット
      3. 8.4.3  スタンバイ
      4. 8.4.4  通常
      5. 8.4.5  スリープ
      6. 8.4.6  状態遷移
        1. 8.4.6.1 状態遷移 #1 - スタンバイから通常動作へ
        2. 8.4.6.2 状態遷移 #2 - 通常動作からスタンバイへ
        3. 8.4.6.3 状態遷移 #3 - 通常動作からスリープへ
        4. 8.4.6.4 状態遷移 #4 - スリープから通常動作へ
      7. 8.4.7  MDI (Media Dependent Interface)
        1. 8.4.7.1 MDI マスタと MDI スレーブの構成
        2. 8.4.7.2 自動極性検出および訂正
      8. 8.4.8  MAC インターフェイス
        1. 8.4.8.1 RGMII (Reduced Gigabit Media Independent Interface)
      9. 8.4.9  シリアル・マネージメント・インターフェイス
      10. 8.4.10 ダイレクト・レジスタ・アクセス
      11. 8.4.11 拡張レジスタ・スペース・アクセス
      12. 8.4.12 書き込みアドレス動作
        1. 8.4.12.1 書き込みアドレス動作の例
      13. 8.4.13 読み出しアドレス動作
        1. 8.4.13.1 読み出しアドレス動作の例
      14. 8.4.14 書き込み動作 (ポスト・インクリメントなし)
        1. 8.4.14.1 書き込み動作の例 (ポスト・インクリメントなし)
      15. 8.4.15 読み出し動作 (ポスト・インクリメントなし)
        1. 8.4.15.1 読み出し動作の例 (ポスト・インクリメントなし)
      16. 8.4.16 書き込み動作 (ポスト・インクリメントあり)
        1. 8.4.16.1 書き込み動作の例 (ポスト・インクリメントあり)
      17. 8.4.17 読み出し動作 (ポスト・インクリメントあり)
        1. 8.4.17.1 読み出し動作の例 (ポスト・インクリメントあり)
    5. 8.5 プログラミング
      1. 8.5.1 ストラップ構成
      2. 8.5.2 LED の構成
      3. 8.5.3 PHY アドレスの設定
    6. 8.6 レジスタ・マップ
      1. 8.6.1 レジスタ・アクセスの概要
      2. 8.6.2 DP83TG720 Registers
        1. 8.6.2.1 基本レジスタ
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
  10. 10電源に関する推奨事項
  11. 11テキサス・インスツルメンツの 100BT1 PHY との互換性
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 信号トレース
      2. 12.1.2 復帰パス
      3. 12.1.3 物理メディアの接続
      4. 12.1.4 金属注入
      5. 12.1.5 PCB 層スタッキング
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントの更新通知を受け取る方法
    2. 13.2 サポート・リソース
    3. 13.3 商標
    4. 13.4 静電気放電に関する注意事項
    5. 13.5 用語集
  14. 14メカニカル、パッケージ、および注文情報
    1. 14.1 付録：パッケージ・オプション
      1. 14.1.1 パッケージ情報
      2. 14.1.2 テープおよびリール情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
8.3.1.3.3 データパスの BIST のプログラミング

以下のレジスタ設定を使用すると、各種のループバック、データ生成、データ・チェッカ手順を実行できます。

表 8-2 データパスの BIST のプログラミング
ループバック・モード ループバック・モードの有効化 データ・ジェネレータおよびチェッカの有効化：MAC パケット 受信 MAC パケット・ステータスのチェック データ・ジェネレータおよびチェッカの有効化：PRBS ストリーム 受信 PRBS ステータスのチェックPRBS ストリーム その他の注意事項
1 アナログ・ループバック 書き込み：reg[0x0016] = 0x0108

書き込み：reg[0x0405] = 0x2800

 書き込み：reg[0x0619] = 0x1555

書き込み：reg[0x0624] = 0x55BF

 読み出し：reg[0x063C] = 受信パケットの総数の (15:0)

読み出し：reg[0x063D] = 受信パケットの総数の (31:16)

読み出し：reg[0x063E] = CRC エラーを含む受信パケット数

 書き込み：reg[0x0619] =0x0557

書き込み：reg[0x0624] =

0x55BF

 ステップ 1：

書き込み：

reg[0x0620](1) = 1'b1

ステップ 2：

読み出し：reg[0x0620](7:0) = 受信されたエラー・バイト数。

読み出し：reg[0x0620](8) (1 は PRBS データを受信中であり、チェッカがロックされていることを示します。)

 ケーブル / リンク・パートナーを切り離します。

生成されたデータは MAC 側に送られます。MAC 側を無効化するには以下を行います。

書き込み：reg[0x0000] = 0x0540
2 デジタル・ループバック 書き込み：reg[0x0016] = 0x0104

書き込み：reg[0x0800][11] = 1

 書き込み：reg[0x0619] = 0x1555

書き込み：reg[0x0624] = 0x55BF

 読み出し：reg[0x063C] = 受信パケットの総数の [15:0]。

読み出し：reg[0x063D] = 受信パケットの総数の [31:16]。

読み出し：reg[0x063E] = CRC エラーを含む受信パケット数

 書き込み：reg[0x0619] =0x0557

書き込み：reg[0x0624] =

0x55BF

 ステップ 1：

書き込み：

reg[0x0620][1] = 1'b1

ステップ 2：

読み出し：reg[0x0620][7:0] = 受信されたエラー・バイト数。

読み出し：reg[0x0620][8] (1 は PRBS データを受信中であり、チェッカがロックされていることを示します。)

 生成されたデータは銅ケーブル側に送られます。この送信を無効化するには以下を行います。書き込み：

reg[0x041F] = 0x1000

生成されたデータは MAC 側に送られます。MAC 側を無効化するには以下を行います。

書き込み：reg[0x0000] = 0x0540
3 PCS ループバック 書き込み：reg[0x0016] = 0x0101 書き込み：reg[0x0619] = 0x1555

書き込み：reg[0x0624] = 0x55BF

 読み出し：reg[0x063C] = 総受信パケットの総数の [15:0]。

読み出し：reg[0x063D] = 受信パケットの総数の [31:16]。

読み出し：reg[0x063E] = CRC エラーを含む受信パケット数

 書き込み：reg[0x0619] =0x0557

書き込み：reg[0x0624] =

0x55BF

 ステップ 1：

書き込み：

reg[0x0620][1] = 1'b1

ステップ 2：

読み出し：reg[0x0620][7:0] = 受信されたエラー・バイト数。

読み出し：reg[0x0620][8] (1 は PRBS データを受信中であり、チェッカがロックされていることを示します。)

 生成されたデータは銅ケーブル側に送られます。この送信を無効化するには以下を行います。書き込み：

reg[0x041F] = 0x1000

生成されたデータは MAC 側に送られます。MAC 側を無効化するには以下を行います。

書き込み：reg[0x0000] = 0x0540
4 RGMII ループバック 書き込み：reg[0x0000] = 0x4140 データは RGMII TX ピンで外部的に生成されます。

書き込み：reg[0x0619] = 0x1004

 データは RGMII RX ピンで検証できます。パケット・エラーは、以下の方法でさらに内部的にチェックできます。

読み出し：reg[0x063C] = 受信パケットの総数の [15:0]。

読み出し：reg[0x063D] = 受信パケットの総数の [31:16]。

読み出し：reg[0x063E] = CRC エラーを含む受信パケット数

 データは RGMII TX ピンで外部的に生成されます。 外部データであるため該当しません。

PRBS ストリーム・チェッカは、内部データ・ジェネレータでのみ機能します。

 生成されたデータは銅ケーブル側に送られます。この送信を無効化するには以下を行います。書き込み：reg[0x041F] = 0x1000
5 SGMII ループバック 書き込み：reg[0x0000] = 0x4140 データは SGMII TX ピンで外部的に生成されます。

書き込み：reg[0x0619] = 0x1114

 データは SGMII RX ピンで検証できます。パケット・エラーは、以下の方法でさらに内部的にチェックできます。

読み出し：reg[0x063C] = 受信パケットの総数の [15:0]。

読み出し：reg[0x063D] = 受信パケットの総数の [31:16]。

読み出し：reg[0x063E] = CRC エラーを含む受信パケット数

 データは SGMII TX ピンで外部的に生成されます。 外部データであるため該当しません。

PRBS ストリーム・チェッカは、内部データ・ジェネレータでのみ機能します。

 生成されたデータは銅ケーブル側に送られます。この送信を無効化するには以下を行います。書き込み：reg[0x041F] = 0x1000
6 RGMII 逆ループバック 書き込み：reg[0x0016] = 0x0010 書き込み：reg[0x0619] = 0x1005

書き込み：reg[0x0624] = 0x55BF

 読み出し：reg[0x063C] = 受信パケットの総数の [15:0]

読み出し：reg[0x063D] = 受信パケットの総数の [31:16]。

読み出し：reg[0x063E] = CRC エラーを含む受信パケット数

 書き込み：reg[0x0619] =0x0557

書き込み：reg[0x0624] =

0x55BF

 ステップ 1：

書き込み：

reg[0x0620][1] = 1'b1

ステップ 2：

読み出し：reg[0x0620][7:0] = 受信されたエラー・バイト数。

読み出し：reg[0x0620][8] (1 は PRBS データを受信中であり、チェッカがロックされていることを示します。)

 生成されたデータは銅ケーブル側に送られます。この送信を無効化するには以下を行います。書き込み：reg[0x041F] = 0x1000
7 SGMII 逆ループバック 書き込み：reg[0x042C] = 0x0010 書き込み：reg[0x0619] = 0x1115

書き込み：reg[0x0624] = 0x55BF

 読み出し：reg[0x063C] = 受信パケットの総数の [15:0]。

読み出し：reg[0x063D] = 受信パケットの総数の [31:16]。

読み出し：reg[0x063E] = CRC エラーを含む受信パケット数

 書き込み：reg[0x0619] =0x0557

書き込み：reg[0x0624] =

0x55BF

 ステップ 1：

書き込み：

reg[0x0620][1] = 1'b1

ステップ 2：

読み出し：reg[0x0620][7:0] = 受信されたエラー・バイト数。

読み出し：reg[0x0620][8] (1 は PRBS データを受信中であり、チェッカがロックされていることを示します。)

 生成されたデータは銅ケーブル側に送られます。この送信を無効化するには以下を行います。書き込み：reg[0x041F] = 0x1000
注: レジスタ [0x061B] とレジスタ [0x0624] を使用して、各種 MAC パケット・パラメータをさらに詳細に設定できます。