JAJSQ89D december   2015  – september 2020 HD3SS3220

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
    1.     ピン機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1 ケーブル、アダプタ、直接接続デバイス
        1. 7.1.1.1 USB Type-C のレセプタクルとプラグ
        2. 7.1.1.2 USB Type-C ケーブル
        3. 7.1.1.3 レガシー・ケーブルとアダプタ
        4. 7.1.1.4 直接接続デバイス
        5. 7.1.1.5 オーディオ・アダプタ
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  DFP / ソース - ダウンストリーム側ポート
      2. 7.3.2  UFP / シンク - アップストリーム側ポート
      3. 7.3.3  DRP – デュアル・ロール・ポート
      4. 7.3.4  ケーブルの向きとマルチプレクサ制御
      5. 7.3.5  Type-C 電流モード
      6. 7.3.6  アクセサリのサポート
      7. 7.3.7  オーディオ・アクセサリ
      8. 7.3.8  デバッグ・アクセサリ
      9. 7.3.9  アクティブ・ケーブルでの VCONN サポート
      10. 7.3.10 I2C および GPIO 制御
      11. 7.3.11 HD3SS3220 VBUS 検出
      12. 7.3.12 VDD5 および VCC33 のパワーオン要件
    4. 7.4 デバイスの機能モード
      1. 7.4.1 非接続モード
      2. 7.4.2 アクティブ・モード
      3. 7.4.3 デッド・バッテリ
      4. 7.4.4 シャットダウン・モード
    5. 7.5 プログラミング
    6. 7.6 レジスタ・マップ
      1. 7.6.1 デバイス識別レジスタ (オフセット= 0x07～0x00) [リセット = 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]
      2. 7.6.2 接続ステータス・レジスタ (オフセット = 0x08) [リセット = 0x00]
      3. 7.6.3 接続ステータスおよび制御レジスタ (オフセット = 0x09) [リセット = 0x20]
      4. 7.6.4 汎用制御レジスタ (オフセット = 0x0A) [リセット = 0x00]
      5. 7.6.5 デバイス・リビジョン・レジスタ (オフセット = 0xA0) [リセット = 0x02]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション、DRP ポート
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 代表的なアプリケーション、DFP ポート
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 代表的なアプリケーション、UFP ポート
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
  10.   電源に関する推奨事項
  11. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
      1. 9.1.1 推奨される PCB スタックアップ
      2. 9.1.2 高速信号トレース長の一致
      3. 9.1.3 差動信号の間隔
      4. 9.1.4 高速差動信号のルール
      5. 9.1.5 差動ペアの対称性
      6. 9.1.6 ビアの不連続性の緩和
      7. 9.1.7 表面実装デバイス・パッドの不連続性の緩和
      8. 9.1.8 ESD/EMI に関する考慮事項
    2. 9.2 レイアウト
  12. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 コミュニティ・リソース
    3. 10.3 商標
  13. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.3 DRP – デュアル・ロール・ポート

HD3SS3220 は、PCB 上で PORT ピンをフローティングのままにすることにより、DRP として動作するように構成できます。DRP モードでは、USB Type-C 仕様に従って、HD3SS3220 は DFP として提示するか (両方の CC ピンに Rp)、UFP として提示するか (両方の CC ピンに Rd) を交互に切り替えます。

DFP として提示する場合、HD3SS3220 は UFP の R(d) 終端を検出するために CC ピンの電圧レベルを監視します。UFP が検出されて HD3SS3220 が接続。SRC 状態になると、HD3SS3220 は ID ピンを Low にして、ポートがシンク (UFP) に接続されていることをシステムに通知します。UFP が検出されたときに Ra も検出された場合は、HD3SS3220 は接続されていない CC ピンに VCONN を供給します。DFP モードでは、HD3SS3220 は最初はデフォルトの USB Type-C 電流をアドバタイズします。システムでアドバタイズされる電流の量を増加する必要がある場合は、I2C を使用して Type-C 電流を調整できます。HD3SS3220 は、アドバタイズされた Type-C 電流に合わせて R(p) 抵抗を調整します。

UFP として構成されている場合、HD3SS3220 は、接続されている DFP からの Type-C 電流アドバタイズメントに対応する電圧レベルを検出するため、CC ピンを監視します。HD3SS3220 は CC ピンをデバウンスし、VBUS が検出されるまで待機してから、接続を成功させます。UFP として構成されている場合、HD3SS3220 は GPIO モードのときは OUT1 および OUT2 ピンを使用し、Attached.SNK 状態のときは I2C CURRENT_MODE_DETECT レジスタを使用して、DFP のアドバタイズされた電流レベルをシステムに通信します。

HD3SS3220 は、Try.SRC および Try.SNK という 2 つのオプションの Type-C DRP 機能をサポートしています。デュアル・ロール機能をサポートする製品は、別のデュアル・ロール対応製品に接続したときに、ソース (DFP) またはシンク (UFP) にするという要件がある場合があります。たとえば、デュアル・ロール対応ノート PC をタブレットに接続するときはソースとして使用し、携帯電話をノート PC やタブレットに接続するときはシンクとして使用するなどです。標準的な DRP 製品 (Try.SRC または Try.SNK をサポートしていない製品) が相互接続されている場合、役割 (UFP または DFP) はあらかじめ決定されているわけではありません。これら 2 つのオプションの DRP 機能は、デュアル・ロール対応製品を、別のデュアル・ロール対応製品に必要な役割で接続するための手段として使用できます。Try.SRC と Try.SNK は、HD3SS3220 が I2C モードに構成されている場合のみ使用できます。GPIO モードで動作している場合は、HD3SS3220 は常に標準 DRP として動作します。

HD3SS3220 デバイスの Try.SRC 機能では、Try.SRC を実装していない他の DRP 製品に接続したときに、DRP 製品を DFP として接続することができます。Try.SRC を実装する 2 つの製品が接続された場合、UFP または DFP のどちらとして動作するかは、標準 DRP と同じになります。Try.SRC をイネーブルにするには、I2C レジスタ SOURCE_PREF を 2'b11 に変更します。レジスタを 2'b11 に変更すると、HD3SS3220 を他の DRP 対応デバイスに接続したときに常に DFP としての接続が試みられます。