JAJSQ89D december   2015  – september 2020 HD3SS3220

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
    1.     ピン機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1 ケーブル、アダプタ、直接接続デバイス
        1. 7.1.1.1 USB Type-C のレセプタクルとプラグ
        2. 7.1.1.2 USB Type-C ケーブル
        3. 7.1.1.3 レガシー・ケーブルとアダプタ
        4. 7.1.1.4 直接接続デバイス
        5. 7.1.1.5 オーディオ・アダプタ
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  DFP / ソース - ダウンストリーム側ポート
      2. 7.3.2  UFP / シンク - アップストリーム側ポート
      3. 7.3.3  DRP – デュアル・ロール・ポート
      4. 7.3.4  ケーブルの向きとマルチプレクサ制御
      5. 7.3.5  Type-C 電流モード
      6. 7.3.6  アクセサリのサポート
      7. 7.3.7  オーディオ・アクセサリ
      8. 7.3.8  デバッグ・アクセサリ
      9. 7.3.9  アクティブ・ケーブルでの VCONN サポート
      10. 7.3.10 I2C および GPIO 制御
      11. 7.3.11 HD3SS3220 VBUS 検出
      12. 7.3.12 VDD5 および VCC33 のパワーオン要件
    4. 7.4 デバイスの機能モード
      1. 7.4.1 非接続モード
      2. 7.4.2 アクティブ・モード
      3. 7.4.3 デッド・バッテリ
      4. 7.4.4 シャットダウン・モード
    5. 7.5 プログラミング
    6. 7.6 レジスタ・マップ
      1. 7.6.1 デバイス識別レジスタ (オフセット= 0x07～0x00) [リセット = 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]
      2. 7.6.2 接続ステータス・レジスタ (オフセット = 0x08) [リセット = 0x00]
      3. 7.6.3 接続ステータスおよび制御レジスタ (オフセット = 0x09) [リセット = 0x20]
      4. 7.6.4 汎用制御レジスタ (オフセット = 0x0A) [リセット = 0x00]
      5. 7.6.5 デバイス・リビジョン・レジスタ (オフセット = 0xA0) [リセット = 0x02]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション、DRP ポート
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 代表的なアプリケーション、DFP ポート
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 代表的なアプリケーション、UFP ポート
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
  10.   電源に関する推奨事項
  11. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
      1. 9.1.1 推奨される PCB スタックアップ
      2. 9.1.2 高速信号トレース長の一致
      3. 9.1.3 差動信号の間隔
      4. 9.1.4 高速差動信号のルール
      5. 9.1.5 差動ペアの対称性
      6. 9.1.6 ビアの不連続性の緩和
      7. 9.1.7 表面実装デバイス・パッドの不連続性の緩和
      8. 9.1.8 ESD/EMI に関する考慮事項
    2. 9.2 レイアウト
  12. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 コミュニティ・リソース
    3. 10.3 商標
  13. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 改訂履歴

Changes from Revision C (May 2017) to Revision D (September 2020)

  • VDD を VDD5 に変更。Go
  • 「絶対最大定格」の制御ピンの行で、DIR が VDD5 と VCC33 の両方に含まれていた VDD5 から DIR を削除Go
  • 「推奨動作条件」の表から C(bus,I2c) を削除Go
  • 変更前：I2C に 3.3V を使用する場合、VDD が常に 3V を上回ることを確認する必要があります。変更後：I2C に 3.3V を使用する場合、VDD5 が常に 3V を上回ることを確認する必要があります。Go
  • 「タイミング要件」表の「I2C (SDA, SCL)」セクションを変更Go
  • 「タイミング要件」表のセクションに tENnCC_HI パラメータを追加Go
  • 「タイミング要件」表のセクションに tVDD5V_PG パラメータを追加Go
  • セクション「DFP / ソース - ダウンストリーム側ポート」に VBUS が VSafe0V になるまで ID ピンは High のままであるという注を追加。Go
  • 変更前：CC1 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは Low になります。変更後：CC1 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは High になります。Go
  • 変更前：CC2 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは High になります。変更後：CC2 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは Low になります。Go
  • 変更前：HD3SS3220 は、UFP、DFP、DRP モードでオーディオ・アクセサリおよびデバッグ・アクセサリをサポートしています。変更後：HD3SS3220 は、UFP、DFP、DRP モードでオーディオ・アクセサリおよびデバッグ・アクセサリをデフォルトでサポートしています。Go
  • DISABLE_UFP_ACCESSORY レジスタを設定することにより UFP アクセサリのサポートをディセーブルできるという注を追加。Go
  • 「VDD5 および VCC33 のパワーオン要件」セクションを追加Go
  • 「デッド・バッテリ」セクションからフェイルセーフでないピンに関する注を削除 (この情報は「VDD5 および VCC33 のパワーオン要件」セクションにあるため)。Go

Changes from Revision B (September 2016) to Revision C (May 2017)

  • RVBUS の値を追加：最小値 = 855、代表値 = 887、最大値= 920KΩGo

Changes from Revision A (August 2016) to Revision B (September 2016)

  • 「絶対最大定格」でピン CC1 および CC2 の値を最小値 = –0.3、最大値 = VDD5 + 0.3 から最小値 = –0.3、最大値 = 6 に変更 Go

Changes from Revision * (December 2016) to Revision A (August 2016)

  • 「絶対最大定格」、制御ピンから「ENn_MUX」を削除 Go
  • 「ESD 定格」で注 1 から「±XXXV と記載されているピンは実際にはより高い性能を持つ可能性があります」というテキストを削除Go
  • 「推奨動作条件」に「VDD5 電源ランプ時間」を追加Go
  • 「推奨動作条件」で「VBUS_DET ピンの外部抵抗」の最小値を890KΩ から880KΩ に変更Go
  • 図 8-1 で CC1 と CC2 の位置を交換Go
  • 図 8-2 で CC1 と CC2 の位置を交換Go
  • 図 8-3 で CC1 と CC2 の位置を交換Go