THS4541 は、トリムされた入力オフセット電圧と、–40℃～+125℃の温度範囲全体にわたる非常に低いオフセットのドリフトを実現しています。このオフセット電圧は、他のいくつかの誤差寄与項と組み合わされて、初期の 25℃の差動オフセット誤差帯域が発生し、その結果、温度に対するドリフトが発生します。各誤差項に対して、その項にゲインを割り当てる必要があります。この解析では、DC 結合信号路のみを検討します。FDA の 2 つの側の抵抗値と比率のミスマッチによる影響から、新しい出力誤差のソース (標準的なオペアンプ解析と比較して) が発生します。同相モード電圧またはドリフトは、外付け帰還抵抗とゲイン設定抵抗の公差、および標準値に対する近似に起因するわずかなミスマッチにより、差動出力誤差が生じます。

誤差項 (25℃およびドリフト)、および出力差動電圧へのゲインには、次のものが含まれます。

• 入力オフセット電圧 - この電圧のゲインは、ノイズ・ゲインまたは 1 + Rf / Rg に等しくなります。ここで、Rg は入力ピンからソースまでの合計 DC インピーダンス、または DC リファレンス電圧 (通常はグランド) です。
• 入力オフセット電流 - この電流には、平均帰還抵抗値を介しての差動出力へのゲインがあります。

残りの項は、絶対帰還抵抗のミスマッチと FDA の両側の分圧比におけるミスマッチの両方の想定する範囲から発生します。これらの抵抗ミスマッチで最初の項は、Rf のミスマッチに起因して差動出力オフセットを生じる入力バイアス電流です。単純化のため、上側の Rf および Rg 値は Rf1 および Rg1 と呼び、比率は Rf1 / Rg1 ≡ G1 になります。下側の素子は Rf2 および Rg2 として定義され、比率は Rf2 / Rg2 ≡ G2 になります。ワーストケースの寄与を計算するには、設計抵抗の公差の最大変動を絶対値と比のミスマッチに使用します。たとえば、公差 ±1% の抵抗を想定する場合、ワーストケースの G1 は公称値より 2% 高くなり、G2 は公称値より 2% 低くなり、同様にワーストケースの Rf 値は 2% のミスマッチになります。シングルエンドから差動段への Rt および Rg1 でマッチングされたインピーダンス設計の場合、この初期比のミスマッチに対して、標準値近似により抵抗公差の初期帰還比の固定のミスマッチが生じ、ミスマッチが追加されます。選択する外部抵抗の公差を ±T と定義します (公差 1% の抵抗、T = 0.01)。

• バイアス電流誤差の合計ゲイン：±2 × T × Rfnom

出力同相レベルを発生させるもの、または温度変化に応じてシフトするものはすべて、2 つの帰還比 (G1 および G2) が等しくない場合に出力差動誤差項を発生させます。出力同相モードでのシフトを発生させることになる誤差は、同相モード制御ループによってオーバーライドされます。この場合、帰還比のミスマッチにより、Vocm の出力周りに平衡な差動誤差が発生します。

同相モード項と帰還比のミスマッチから差動誤差を発生させる項には、望ましい Vocm 電圧、ソース同相モード電圧のすべて、Vocm 制御ピンへのリファレンス電圧バイアスのドリフトのすべて、Vocm 制御パスの内部オフセットとドリフトのすべてが含まれます。

出力同相モード制御とソース同相モード電圧 (Vicm) だけを考慮すると、出力差動オフセットへの変換は次の 式 4 を使用します。

標準値の近似のために G1 と G2 のミスマッチを無視すると、これら 2 項の変換ゲインは 式 5 に示すように、公称 Rf / Rg ≡ G および公差 T の項で計算できます。G が増加すると、この変換ゲインは 4T に近づきます。これは、これらの項が差動オフセットを出力するワーストケースのゲインです。

この差動出力誤差に対する変換ゲインは、次の 2 つの誤差項に適用されます。Vocm (入力制御ピンが駆動され、フローティングではないことを想定) と、ソース Vicm 電圧です。この例では、ソース同相モード電圧が 0V であると仮定しています。そうでない場合は、目的のアプリケーションのソースの同相モードの値または範囲にこのゲインを適用します。

これらの項を使用して、ワーストケースの出力の 25℃の誤差帯域と、ワーストケースのドリフト (すべての誤差項を個別に追加する) を推定する詳細な例として、Rf = 402Ω の 図 7-3 の 2V/V 構成のゲインを使用し、図 7-9 で使用する標準値で抵抗の公差が ±1% と仮定します。

信号入力側の標準値近似では、実際には抵抗の公差に加えて G ミスマッチが追加されます。図 7-9 では、G2 = 402 / 221 = 1.819、G1 = 402 / 218.3 = 1.837 (公称) で、1% の抵抗を使用する場合は、G2 および G1 (初期値ミスマッチ) に対して ±2% の公差を持ちます。

最高 25℃の誤差項の使用、Vocm の制御ピンに対する公称 2.5V 入力により、誤差項、出力差動誤差 (Vod) に対するゲイン、25℃での合計出力誤差帯域 表 7-3 が得られます

G 比率ミスマッチに対する 0.03222 の変換ゲインはワーストケースであり、標準値の近似のため最初に大きい G1 値から始まり、その比率の Rf 素子と Rg 素子で ±1% の公差を使用します。実際の Vocm の変換ゲイン範囲は対称ではありませんが、ここではそのように表示しています。最初の 25℃のワーストケースの誤差帯域は、Vod に対する帰還抵抗比のミスマッチによる Vocm の変換が支配的な要素になります。この G マッチングと公差を改善して、この項を低減します。

通常、出力の Vod で予想されるドリフトは、初期誤差帯域よりも重要です。表 7-4 は、これらの項とワーストケースのドリフトを得るためにすべての項を個別に追加した合計の結果を示します。

この計算では、入力オフセット電圧ドリフトが出力差動オフセットのドリフトの支配的な要素になります。最後の項では、Vocm のパスのドリフトは、同相モード・パスの内部オフセットのドリフトのみになります。Vocm 入力のソースの追加の外部ドリフトについても検討してください。

THS4541 の絶対精度とドリフトは、非常に優れています。Vocm 制御入力の高ドリフトと組み合わされたミスマッチの抵抗帰還比は、実際に出力 Vod ドリフトの支配的な要素になる可能性があります。出力の差動の精度が入力マッチング精度よりも重要な場合、公称の G1 と G2 のマッチングを改善するために 2 つの入力側のネットワークのマッチングを検討してください。402Ω の帰還値を使用するこの設計例では、入力バイアス電流誤差項のゲインは比較的低くなっています。Rf 値が大きいほど、これらの項のゲインは大きくなります。表 7-4 では、より小さい出力ドリフトの控えめな評価が、各項の相関関係がなく、各項のワーストケース・スパンの RMS の半分であると見なしていることが示されています。この例の計算を実行すると、出力オフセットのドリフトの値が ±3.42µV/℃と小さくなることが推定され、基本的に入力オフセットのドリフトのワーストケース・スパンの半分になります。外部構成の出力差動オフセットとドリフトを推定するには、これらの手順に従います。