LMK1D1204
Búfer de 1.8 V con salida LVDS de 4 canales
LMK1D1204
- High-performance LVDS clock buffer family with 2 inputs and 4 (2:4) or 8 (2:8) outputs.
- Output frequency up to 2 GHz.
- Supply voltage: 1.71 V to 3.465 V
- Low additive jitter: < maximum 60 fs RMS in 12-kHz to 20-MHz at 156.25 MHz
-
Very low phase noise floor: –164 dBc/Hz (typical)
-
-
Very low propagation delay: < 575 ps maximum
-
Output skew: 20 ps maximum
- Universal inputs accept LVDS, LVPECL, LVCMOS, LP-HCSL, HCSL and CML inputs
- LVDS reference voltage, V AC_REF, available for capacitive-coupled inputs
- Industrial temperature range: –40°C to 105°C
- Packages available:
-
LMK1D1204: 3-mm × 3-mm, 16-pin VQFN (RGT)
-
LMK1D1208: 5-mm × 5-mm, 28-pin VQFN (RHD)
-
The LMK1D120x clock buffer distributes one of two selectable clock inputs (IN0 and IN1) to 4 or 8 pairs of differential LVDS clock outputs (OUT0 through OUT7) with minimum skew for clock distribution. The LMK1D12x family can accept two clock sources into an input multiplexer. The inputs can either be LVDS, LVPECL, LP-HCSL, HCSL, CML or LVCMOS.
The LMK1D12x is specifically designed for driving 50-Ω transmission lines. In case of driving the inputs in single-ended mode, the appropriate bias voltage as shown in must be applied to the unused negative input pin.
The IN_SEL pin selects the input which is routed to the outputs. If this pin is left open, it disables the outputs (logic low). The part supports a fail-safe function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.
The device operates in 1.8-V or 2.5-V or 3.3-V supply environment and is characterized from –40°C to 105°C (ambient temperature). The LMK1D12x package variant is shown in the table below:
Productos similares que pueden interesarle
Misma funcionalidad con diferente configuración de pines que el dispositivo comparado
Funcionalidad similar a la del dispositivo comparado
Documentación técnica
Tipo | Título | Fecha | ||
---|---|---|---|---|
* | Data sheet | LMK1D120x Low Additive Jitter LVDS Buffer datasheet (Rev. B) | PDF | HTML | 14 jun 2023 |
Diseño y desarrollo
Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.
LMK1D1208EVM — Módulo de evaluación LMK1D1208 para búfer de baja fluctuación 2:8 LVDS con salida de ventilador
PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI
Paquete | Pasadores | Descargar |
---|---|---|
VQFN (RGT) | 16 | Ver opciones |
Pedidos y calidad
- RoHS
- REACH
- Marcado del dispositivo
- Acabado de plomo/material de la bola
- Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
- Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
- Contenido del material
- Resumen de calificaciones
- Monitoreo continuo de confiabilidad
- Lugar de fabricación
- Lugar de ensamblaje
Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.
Soporte y capacitación
Foros de TI E2E™ con asistencia técnica de los ingenieros de TI
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI.