LMK1D1208P
Búfer de 1.8 V, 2.5 V y 3.3 V con salida LVDS de 8 canales y control de pines
LMK1D1208P
- High-performance LVDS clock buffer family with 2 inputs and 8 outputs (2:8)
- Output frequency up to 2 GHz
- Hardware pins for individual output enable/disable
- Supply voltage: 1.8 V / 2.5 V / 3.3 V ± 5%
- Low additive jitter: < 60 fs rms maximum in 12 kHz to 20 MHz at 156.25 MHz
-
Very low phase noise floor: -164 dBc/Hz (typical)
-
-
Very low propagation delay: < 575 ps maximum
-
Output skew: 20 ps maximum
- Fail-safe inputs
- Universal inputs accept LVDS, LVPECL, LVCMOS, HCSL and CML
- LVDS reference voltage, V AC_REF, available for capacitive-coupled inputs
- Industrial temperature range: –40°C to 105°C
- Packages available:
- 6-mm × 6-mm, 40-pin VQFN (RHA)
The LMK1D1208P clock buffer distributes one of two selectable clock inputs (IN0 and IN1) to 8 pairs of differential LVDS clock outputs (OUT0 through OUT7) with minimum skew for clock distribution. The inputs can be either LVDS, LVPECL, LVCMOS, HCSL, or CML.
The LMK1D1208P is specifically designed for driving 50-Ω transmission lines. When driving inputs in single-ended mode, apply the appropriate bias voltage to the unused negative input pin. The IN_SEL pin selects the input which is routed to the outputs. The part supports a fail-safe input function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.
Each LVDS differential output is enabled by setting the corresponding OEx pin to a logic high 1. If this pin is set to a logic low 0, the output is disabled in a Hi-Z state resulting in reduced power consumption.
The device operates in a 1.8-V, 2.5-V, or 3.3-V supply environment and is characterized from –40°C to 105°C (ambient temperature).
Documentación técnica
Tipo | Título | Fecha | ||
---|---|---|---|---|
* | Data sheet | LMK1D1208P Pin-Controlled OE Low Additive Jitter LVDS Buffer datasheet (Rev. A) | PDF | HTML | 02 jun 2023 |
Diseño y desarrollo
Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.
LMK1D1212EVM — Módulo de evaluación LMK1D1212 de búfer de salida de ventilador LVDS 2:12 de baja fluctuación
PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI
Paquete | Pasadores | Descargar |
---|---|---|
VQFN (RHA) | 40 | Ver opciones |
Pedidos y calidad
- RoHS
- REACH
- Marcado del dispositivo
- Acabado de plomo/material de la bola
- Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
- Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
- Contenido del material
- Resumen de calificaciones
- Monitoreo continuo de confiabilidad
- Lugar de fabricación
- Lugar de ensamblaje
Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.
Soporte y capacitación
Foros de TI E2E™ con asistencia técnica de los ingenieros de TI
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI.