4 ピン構成および機能

図 4-1 VBN パッケージ、18 ピン VQFN(上面図)

ピンの機能

ピン		I/O⁽¹⁾	説明
名称	番号	I/O⁽¹⁾	説明
DHL/ZVDL	1	IO	PWM モードでは、AGND に抵抗を接続することで、high から low への遷移時のデッドタイムを設定します。 IIM モードでは、電流スイッチングサイクルにおいてローサイド FET がゼロ電圧スイッチングを達成しているかどうかを示すゼロ電圧検出出力信号です。注：ZVDL を GVDD に接続しないでください。
DLH/ZVDH	2	IO	PWM モードでは、抵抗を AGND に接続することで、low から high への遷移のデッドタイムを設定します。 IIM モードでは、電流スイッチングサイクルにおいてハイサイド FET がゼロ電圧スイッチングを達成しているかどうかを示すゼロ電圧検出出力信号です。
RDLR	3	I	AGND への抵抗を介した LS FET ターンオンのスルーレート制御を設定します。
RDLF	4	I	AGND への抵抗を介した LS FET ターンオフのスルーレート制御を設定します。このピンをフロート状態にすることで、PWM モードが有効になります。
OUT	5	P	スイッチングノード。内部的に HS ピンに接続されています。
PGND	6、17、18	G	電源グランド。ローサイド GaN FET ソース。内部でローサイド GaN FET のソースに接続されています。
VM	7	P	入力電圧ピン内部でハイサイド GaN FET ドレインに接続されています。
RDHF	8	I	HS への抵抗を介した HS FET ターンオフのスルーレート制御を設定します。
RDHR	9	I	HS への抵抗を介した HS FET ターンオンのスルーレート制御を設定します。注：RDHR ピンをフローティングにしないでください。
BOOT	10	P	ハイサイドゲートドライバ用ブートストラップレール。バイパスコンデンサを HS に接続します。
HS	11	P	ハイサイド GaN FET ソース接続。
ENIN/HI	12	I	PWM モードでは、ハイサイドとローサイド両方の FET のゲート駆動が有効になります。 IIM モードでは、ハイサイドゲートドライバの制御入力です。
PWM/LI	13	I	PWM モードでは、PWM 入力です。 IIM モードでは、ローサイドゲートドライバの制御入力です。
GVDD	14	P	5V デバイス電源。
AGND	15	G	アナロググランド。内部でローサイド GaN FET のソースに接続されています。
EN/FLT	16	IO	チップイネーブルおよびフォルト出力ピン。マイコン出力に接続するか、4.7kΩ 抵抗を介して GVDD に接続します。

(1) I = 入力、O = 出力、IO = 入力または出力、G = グランド、P = 電源