JAJSXB6 October 2025 DRV7167
ADVANCE INFORMATION
DRV7167Aは、GVDD と BOOT (ブートストラップ) の両方の電源に UVLO を備えています。GVDD 電圧がスレッショルド電圧の 3.8V を下回ると、HI 入力と LI 入力の両方が無視され、GaN FET が部分的にオンになるのを防止します。また、GVDD 電圧が不十分な場合、UVLO はハイサイドおよびローサイドの GaN FET ゲートをアクティブにローにプルします。BOOT から HS へのブートストラップ電圧が UVLO スレッショルド 3.2V を下回ると、ハイサイド GaN FET ゲートのみがローになります。どちらの UVLO スレッショルド電圧も、チャタリングを防止するために 200mV のヒステリシスを備えています。
| 条件 (以下のすべての場合において VBOOT- VHS > VBOOTR) | HI | LI | OUT |
|---|---|---|---|
| デバイス起動中、GVDD - VAGND < VGVDDR | H | L | ハイ インピーダンス |
| デバイス起動中、GVDD - VAGND < VGVDDR | L | H | ハイ インピーダンス |
| デバイス起動中、GVDD - VAGND < VGVDDR | H | H | ハイ インピーダンス |
| デバイス起動中、GVDD - VAGND < VGVDDR | L | L | ハイ インピーダンス |
| デバイス起動後、GVDD – VAGND < VGVDDF | H | L | ハイ インピーダンス |
| デバイス起動後、GVDD – VAGND < VGVDDF | L | H | ハイ インピーダンス |
| デバイス起動後、GVDD – VAGND < VGVDDF | H | H | ハイ インピーダンス |
| デバイス起動後、GVDD – VAGND < VGVDDF | L | L | ハイ インピーダンス |
| 条件 (以下のすべての場合において VGVDD > VGVDDR) | HI | LI | OUT |
|---|---|---|---|
| デバイス起動時に、VBOOT-VHS < VBOOTR | H | L | ハイ インピーダンス |
| デバイス起動時に、VBOOT-VHS < VBOOTR | L | H | PGND |
| デバイス起動時に、VBOOT-VHS < VBOOTR | H | H | PGND |
| デバイス起動時に、VBOOT-VHS < VBOOTR | L | L | ハイ インピーダンス |
| デバイス起動後は VBOOT - VHS < VBOOTF | H | L | ハイ インピーダンス |
| デバイス起動後は VBOOT - VHS < VBOOTF | L | H | PGND |
| デバイス起動後は VBOOT - VHS < VBOOTF | H | H | PGND |
| デバイス起動後は VBOOT - VHS < VBOOTF | L | L | ハイ インピーダンス |