JAJSXB6 October   2025 DRV7167

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報_DRV7167A
    5. 5.5 電気的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延とミスマッチ測定
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 制御入力
      2. 7.3.2 起動と UVLO
      3. 7.3.3 ブートストラップ電源レギュレーション
      4. 7.3.4 レベル シフト
      5. 7.3.5 ゼロ電圧検出 (ZVD) レポート
      6. 7.3.6 短絡保護 (SCP)
      7. 7.3.7 過熱検出 (OTD)
      8. 7.3.8 フォルト通知
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 代表的なアプリケーション - PWM モード
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報
      1. 11.1.1 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.1 制御入力

独立入力モード (IIM) では、DRV7167A の入力ピンは TTL 入力スレッショルドで独立して制御され、GVDD 電圧に関係なく 3.3V および 5V のロジック レベルに対応できます。

DRV7167A は、HI と LI の両方が High にアサートされた場合に貫通電流状態を防止するため、オーバーラップ保護機能 (インターロック) を実装しています。HI と LI の両方がアサートされると、ハイサイドとローサイドの両方の GaN FET がオンになります。

PWM モードで使用する場合、DRV7167Aは単一の PWM 入力で動作し、DLH ピンと DHL ピンの外部抵抗によってそれぞれ low から high、high から low への遷移のデッドタイムが設定されます。