JAJSHE6A October   2018  – MAY 2019 DRV8876

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      概略回路図
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1.     端子機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 (通信機器)
    3. 6.3 推奨動作条件
    4. 6.4 熱特性
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 外付け部品
      2. 7.3.2 制御モード
        1. 7.3.2.1 PH/EN 制御モード (PMODE = 論理 Low)
        2. 7.3.2.2 PWM 制御モード (PMODE = 論理 High)
        3. 7.3.2.3 独立ハーフブリッジ制御モード (PMODE = Hi-Z)
      3. 7.3.3 電流センスおよびレギュレーション
        1. 7.3.3.1 電流センシング
        2. 7.3.3.2 電流レギュレーション
          1. 7.3.3.2.1 固定オフ時間電流チョッピング
          2. 7.3.3.2.2 サイクル単位電流チョッピング
      4. 7.3.4 保護回路
        1. 7.3.4.1 VM 電源低電圧誤動作防止 (UVLO)
        2. 7.3.4.2 VCP チャージ・ポンプ低電圧誤動作防止 (CPUV)
        3. 7.3.4.3 OUT 過電流保護 (OCP)
        4. 7.3.4.4 過熱検出保護 (TSD)
        5. 7.3.4.5 フォルト条件のまとめ
      5. 7.3.5 ピン構造図
        1. 7.3.5.1 論理レベル入力
        2. 7.3.5.2 トライレベル入力
        3. 7.3.5.3 クワッドレベル入力
    4. 7.4 デバイスの機能モード
      1. 7.4.1 アクティブ・モード
      2. 7.4.2 低消費電力スリープ・モード
      3. 7.4.3 フォルト・モード
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 主要アプリケーション
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 電流センスおよびレギュレーション
          2. 8.2.1.2.2 消費電力および出力電流特性
          3. 8.2.1.2.3 熱性能
            1. 8.2.1.2.3.1 定常状態熱性能
            2. 8.2.1.2.3.2 過渡熱性能
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 代替アプリケーション
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
          1. 8.2.2.2.1 電流センスおよびレギュレーション
        3. 8.2.2.3 アプリケーション曲線
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
    2. 10.2 レイアウト例
      1. 10.2.1 HTSSOP のレイアウト例
      2. 10.2.2 VQFN のレイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RGT|16
  • PWP|16
サーマルパッド・メカニカル・データ
発注情報

5 ピン構成および機能

DRV8876 RGT パッケージ
16 ピン VQFN、露出サーマル・パッド付き
上面図
DRV8876 drv887x-pinout-qfn.gif
DRV8876 PWP パッケージ
16 ピン HTSSOP、露出サーマル・パッド付き
上面図
DRV8876 drv887x-pinout-tssop.gif

端子機能

ピン 種類(1) 説明
名前 RGT PWP
CPH 11 13 PWR チャージ・ポンプのスイッチング・ノード。X5R または X7R、22nF、VM 定格セラミック・コンデンサを CPH ピンと CPL ピンの間に接続します。
CPL 12 14 PWR
EN/IN1 15 1 I H ブリッジ制御入力。「制御モード」を参照してください。内部プルダウン抵抗。
GND 13 15 PWR デバイスのグランド。システム・グランドに接続します。
IMODE 5 7 I 電流レギュレーションおよび過電流保護モード。「電流レギュレーション」を参照してください。クワッドレベル (4値) 入力。
IPROPI 4 6 O 負荷電流に比例するアナログ電流出力。「電流センシング」を参照してください。
nFAULT 2 4 OD フォルト (異常) 通知出力。フォルト条件の間 Low になります。オープンドレイン動作の場合、外付けプルアップ抵抗を接続します。「保護回路」を参照してください。
nSLEEP 1 3 I スリーブ・モード入力。論理 High でデバイスをイネーブルします。論理 Low で低消費電力スリープ・モードに移行します。「デバイスの機能モード」を参照してください。内部プルダウン抵抗。
OUT1 6 8 O H ブリッジ出力。モータまたはその他の負荷に接続します。
OUT2 8 10 O H ブリッジ出力。モータまたはその他の負荷に接続します。
PGND 7 9 PWR デバイスの電源グランド。システム・グランドに接続します。
PH/IN2 16 2 I H ブリッジ制御入力。「制御モード」を参照してください。内部プルダウン抵抗。
PMODE 14 16 I H ブリッジ制御入力モード。「制御モード」を参照してください。トライレベル (3 値) 入力。
VCP 10 12 PWR チャージ・ポンプの出力。X5R または X7R、100nF、16V セラミック・コンデンサを VCP ピンと VM ピンの間に接続します。
VM 9 11 電源 4.5V～37V 電源入力。VM 定格の 0.1µF バイパス・コンデンサと十分なバルク・コンデンサをグランドとの間に接続します。
VREF 3 5 I 内部電流レギュレーション制限を設定するための外部リファレンス電圧入力。「電流レギュレーション」を参照してください。
PAD — — — サーマル・パッド。システム・グランドに接続します。
(1) PWR = 電源、I = 入力、O = 出力、NC = 接続なし、OD = オープンドレイン