JAJSID4B November 2019 – May 2021 DRV8899-Q1
PRODUCTION DATA
メモリ マップに、DRV8899-Q1 のメモリ・マップされたレジスタを示します。メモリ マップにないレジスタ・アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。
レジスタ名 |
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | アクセス・ タイプ |
アドレス |
---|---|---|---|---|---|---|---|---|---|---|
FAULT ステータス | FAULT | SPI_ERROR | UVLO | CPUV | OCP | RSVD | TF | OL | R | 0x00 |
DIAG ステータス 1 | OCP_LS2_B | OCP_HS2_B | OCP_LS1_B | OCP_HS1_B | OCP_LS2_A | OCP_HS2_A | OCP_LS1_A | OCP_HS1_A | R | 0x01 |
DIAG ステータス 2 | UTW | OTW | OTS | RSVD | OL_B | OL_A | R | 0x02 | ||
CTRL1 | TRQ_DAC [3:0] | RSVD | SLEW_RATE [1:0] | RW | 0x03 | |||||
CTRL2 | DIS_OUT | RSVD | TOFF [1:0] | DECAY [2:0] | RW | 0x04 | ||||
CTRL3 | DIR | STEP | SPI_DIR | SPI_STEP | MICROSTEP_MODE [3:0] | RW | 0x05 | |||
CTRL4 | CLR_FLT | LOCK [2:0] | EN_OL | OCP_MODE | OTSD_MODE | TW_REP | RW | 0x06 | ||
CTRL5 | RSVD | RW | 0x07 | |||||||
CTRL6 | RSVD | RW | 0x08 | |||||||
CTRL7 | RSVD | R | 0x09 | |||||||
CTRL8 | RSVD | REV_ID [3:0] | R | 0x0A |
DRV8889-Q1 と DRV8889A-Q1 のレジスタ・マップの違いは、DRV8889A-Q1 のレジスタ・マップには CTRL5 レジスタの OL_TIME [1:0] および EN_SR_BLANK ビットが含まれていることです。これらのビットは、開放負荷検出時間、および低速減衰フェーズとドライブ・フェーズの間のブランキング時間を設定するために使います。また、CTRL2 レジスタの DIS_OUT ビットのデフォルト値は、DRV8889A-Q1 では異なります。
表の小さなセルに収まるように、複雑なビット・アクセス・タイプを記号で表記しています。表 7-15 に、このセクションでアクセス・タイプに使用しているコードを示します。
アクセス・タイプ | コード | 説明 |
---|---|---|
読み出しタイプ | ||
R | R | 読み出し |
書き込みタイプ | ||
W | W | 書き込み |
リセットまたはデフォルト値 | ||
-n | リセット後の値またはデフォルト値 |
ステータス・レジスタは、警告およびフォルト状態を示すために使用されます。ステータス・レジスタは読み取り専用レジスタです。
表 7-16 に、ステータス・レジスタのメモリ・マップされたレジスタを示します。表 7-16 にないレジスタ・オフセット・アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。
図 7-30 に、FAULT ステータス・レジスタのフィールドを示し、図 7-30 に、その説明を示します。
読み出し専用
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
FAULT | SPI_ERROR | UVLO | CPUV | OCP | RSVD | TF | OL |
R-0b | R-0b | R-0b | R-0b | R-0b | R-0b | R-0b | R-0b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7 | FAULT | R | 0b | nFAULT ピンが 1 のとき、FAULT ビットは 0 です。nFAULT ピンが 0 のとき、FAULT ビットは 1 です。 |
6 | SPI_ERROR | R | 0b | SPI プロトコル・エラー (例:SCLK パルスが必要な数以上存在する。nSCS が Low であるにもかかわらず SCLK が存在しない) を示します。フォルトで High になり、nFAULT ピンが Low に駆動されます。プロトコル・エラーが解消し、かつ CLR_FLT ビットと nSLEEP リセット・パルスのどちらかによって障害クリア・コマンドが発行されると、通常動作が再開されます。 |
5 | UVLO | R | 0b | 低電圧誤動作防止フォルト状態を示します。 |
4 | CPUV | R | 0b | チャージ・ポンプ低電圧フォルト状態を示します。 |
3 | OCP | R | 0b | 過電流フォルト状態を示します。 |
2 | RSVD | R | 0b | 予約済み。 |
1 | TF | R | 0b | 過熱警告、低温警告、過熱シャットダウンの論理和です。 |
0 | OL | R | 0b | 開放負荷状態を示します。 |
図 7-31 に、DIAG ステータス 1 レジスタのフィールドを示し、表 7-18 に、その説明を示します。
読み出し専用
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
OCP_LS2_B | OCP_HS2_B | OCP_LS1_B | OCP_HS1_B | OCP_LS2_A | OCP_HS2_A | OCP_LS1_A | OCP_HS1_A |
R-0b | R-0b | R-0b | R-0b | R-0b | R-0b | R-0b | R-0b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7 | OCP_LS2_B | R | 0b | BOUT のハーフ・ブリッジ 2 のローサイド FET の過電流フォルトを示します。 |
6 | OCP_HS2_B | R | 0b | BOUT のハーフ・ブリッジ 2 のハイサイド FET の過電流フォルトを示します。 |
5 | OCP_LS1_B | R | 0b | BOUT のハーフ・ブリッジ 1 のローサイド FET の過電流フォルトを示します。 |
4 | OCP_HS1_B | R | 0b | BOUT のハーフ・ブリッジ 1 のハイサイド FET の過電流フォルトを示します。 |
3 | OCP_LS2_A | R | 0b | AOUT のハーフ・ブリッジ 2 のローサイド FET の過電流フォルトを示します。 |
2 | OCP_HS2_A | R | 0b | AOUT のハーフ・ブリッジ 2 のハイサイド FET の過電流フォルトを示します。 |
1 | OCP_LS1_A | R | 0b | AOUT のハーフ・ブリッジ 1 のローサイド FET の過電流フォルトを示します。 |
0 | OCP_HS1_A | R | 0b | AOUT のハーフ・ブリッジ 1 のハイサイド FET の過電流フォルトを示します。 |
図 7-32 に、DIAG ステータス 2 レジスタのフィールドを示し、表 7-19 に、その説明を示します。
読み出し専用
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
UTW | OTW | OTS | RSVD | OL_B | OL_A | ||
R-0b | R-0b | R-0b | R-000b | R-0b | R-0b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7 | UTW | R | 0b | 低温警告を示します。 |
6 | OTW | R | 0b | 過熱警告を示します。 |
5 | OTS | R | 0b | 過熱シャットダウンを示します。 |
4-2 | RSVD | R | 000b | 予約済み。 |
1 | OL_B | R | 0b | BOUT の開放負荷検出を示します。 |
0 | OL_A | R | 0b | AOUT の開放負荷検出を示します。 |
本 IC の制御レジスタは、デバイスの設定に使用します。これらのレジスタは読み取りと書き込みが可能です。
表 7-20 に、制御レジスタのメモリ・マップされたレジスタを示します。表 7-20 にないレジスタ・オフセット・アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。
図 7-33 に、CTRL1 制御レジスタのフィールドを示し、表 7-21 に、その説明を示します。
読み出し/書き込み
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
TRQ_DAC [3:0] | RSVD | SLEW_RATE [1:0] | |||||
R/W-0000b | R/W-00b | R/W-00b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7-4 | TRQ_DAC [3:0] | R/W | 0000b | 0000b = 100% 0001b = 93.75% 0010b = 87.5% 0011b = 81.25% 0100b = 75% 0101b = 68.75% 0110b = 62.5% 0111b = 56.25% 1000b = 50% 1001b = 43.75% 1010b = 37.5% 1011b = 31.25% 1100b = 25% 1101b = 18.75% 1110b = 12.5% 1111b = 6.25% |
3-2 | RSVD | R/W | 00b | 予約済み |
1-0 | SLEW_RATE [1:0] | R/W | 00b | 00b = 10V/µs 01b = 35V/µs 10b = 50V/µs 11b = 105V/µs |
図 7-34 に、DRV8889A-Q1 の CTRL2 制御レジスタのフィールドを示し、表 7-22 に、その説明を示します。
読み出し/書き込み
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
DIS_OUT | RSVD | TOFF [1:0] | DECAY [2:0] | ||||
R/W-0b | R/W-00b | R/W-01b | R/W-111b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7 | DIS_OUT | R/W | 0b (DRV8889-Q1) 1b (DRV8889A-Q1) | すべての出力をハイ・インピーダンスにするには、「1」を書き込みます。すべての出力を有効にするには、「0」を書き込みます。DRVOFF ピンとの論理和がとられます。OL の誤検出を防ぐには、EN_OL ビットに「0」を書き込むことで OL フォルト検出が無効になっていることを確認してから、DIS_OUT に「1」を書き込むことで出力をハイ・インピーダンスにします。 |
6-5 | RSVD | R/W | 00b | 予約済み |
4-3 | TOFF [1:0] | R/W | 01b | 00b = 7µs 01b = 16µs 10b = 24µs 11b = 32µs |
2-0 | DECAY [2:0] | R/W | 111b | 000b = 電流増加時は低速、電流減少時は低速 001b = 電流増加時は低速、電流減少時は混合 30% 010b = 電流増加時は低速、電流減少時は混合 60% 011b = 電流増加時は低速、電流減少時は高速 100b = 電流増加時は混合 30%、電流減少時は混合 30% 101b = 電流増加時は混合 60%、電流減少時は混合 60% 110b = スマート・チューン・ダイナミック減衰 111b = スマート・チューン・リップル制御 |
図 7-35 に、CTRL3 制御レジスタのフィールドを示し、表 7-23 に、その説明を示します。
読み出し/書き込み
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
DIR | STEP | SPI_DIR | SPI_STEP | MICROSTEP_MODE [3:0] | |||
R/W-0b | R/W-0b | R/W-0b | R/W-0b | R/W-0000b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7 | DIR | R/W | 0b | 方向入力。SPI_DIR = 1 の場合、ロジック「1」はステッピング方向を設定します。 |
6 | STEP | R/W | 0b | ステップ入力。SPI_STEP = 1 の場合、ロジック「1」にするとインデクサが 1 ステップ進みます。このビットは「1」が書き込まれた後、自己クリアされ自動的に「0」になります。 |
5 | SPI_DIR | R/W | 0b | 0b = 出力は入力ピン DIR に従います。 1b = 出力は SPI レジスタの DIR に従います。 |
4 | SPI_STEP | R/W | 0b | 0b = 出力は入力ピン STEP に従います。 1b = 出力は SPI レジスタの STEP に従います。 |
3-0 | MICROSTEP_MODE [3:0] | R/W | 0000b | 0000b = 100% 電流によるフルステップ (2 相励磁) 0001b = 71% 電流によるフルステップ (2 相励磁) 0010b = 非真円 1/2 ステップ 0011b = 1/2 ステップ 0100b = 1/4 ステップ 0101b = 1/8 ステップ 0110b = 1/16 ステップ 0111b = 1/32 ステップ 1000b = 1/64 ステップ 1001b = 1/128 ステップ 1010b = 1/256 ステップ 1011b~1111b = 予約済み |
図 7-36 に、CTRL4 制御レジスタのフィールドを示し、表 7-24 に、その説明を示します。
読み出し/書き込み
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
CLR_FLT | LOCK [2:0] | EN_OL | OCP_MODE | OTSD_MODE | TW_REP | ||
R/W-0b | R/W-011b | R/W-0b | R/W-0b | R/W-0b | R/W-0b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7 | CLR_FLT | R/W | 0b | すべてのラッチされたフォルト・ビットをクリアするには、このビットに「1」を書き込みます。書き込んだ後、このビットは自動的にリセットされます。 |
6-4 | LOCK [2:0] | R/W | 011b | 設定をロックして、レジスタへのさらなる書き込み (これらのビットとアドレス 0x06h のビット 7 (CLR_FLT) への書き込みを除く) を無視するには、110b を書き込みます。ロックされていない状態で、110b 以外のどんなシーケンスを書き込んでも何の影響も及ぼしません。 すべてのレジスタのロックを解除するには、このレジスタに 011b を書き込みます。ロックされている状態で、011b 以外のどんなシーケンスを書き込んでも何の影響も及ぼしません。 |
3 | EN_OL | R/W | 0b | 開放負荷検出を有効にするには、「1」を書き込みます。 |
2 | OCP_MODE | R/W | 0b | 0b = 過電流状態によってラッチされたフォルトが発生します。 1b = 過電流状態によって自動リトライ・フォルトが発生します。 |
1 | OTSD_MODE | R/W | 0b | 0b = 過熱状態によってラッチされたフォルトが発生します。 1b = 過熱状態によって自動復帰フォルトが発生します。 |
0 | TW_REP | R/W | 0b | 0b = 過熱または低温警告は nFAULT ラインで通知されません。 1b = 過熱または低温警告は nFAULT ラインで通知されます。 |
図 7-37 に、CTRL5 制御レジスタのフィールドを示し、表 7-25 に、その説明を示します。
読み出し/書き込み
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
RSVD | |||||||
R/W-00001000b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7-0 | RSVD | R/W | 00001000b | 予約済み。常に「00001000」である必要があります。 |
図 7-38 に、CTRL6 制御レジスタのフィールドを示し、表 7-26 に、その説明を示します。
読み出し/書き込み
7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
RSVD | |||||||
R/W-00001111b |
ビット | フィールド | タイプ | デフォルト | 説明 |
---|---|---|---|---|
7-0 | RSVD | R/W | 00001111b | 予約済み。 |