JAJST95F February   2004  – March 2024 SN74AVC16T245

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 概要 (続き)
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性
    6. 6.6  スイッチング特性：VCCA = 1.2V
    7. 6.7  スイッチング特性：VCCA = 1.5 V ± 0.1 V
    8. 6.8  スイッチング特性：VCCA = 1.8 V ± 0.15 V
    9. 6.9  スイッチング特性：VCCA = 2.5 V ± 0.2 V
    10. 6.10 スイッチング特性：VCCA = 3.3 V ± 0.3 V
    11. 6.11 動作特性
    12. 6.12 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 完全に構成可能なデュアル レール設計により、1.2V～3.6V の電源電圧の全範囲にわたって各ポートが動作可能
      2. 8.3.2 部分的パワーダウン モード動作
      3. 8.3.3 VCC 絶縁機能
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 イネーブル時間
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 入力電圧範囲
        2. 9.2.2.2 出力電圧範囲
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
      2. 10.1.2 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.1.1 イネーブル時間

以下の式を使用して、SN74AVC16T45 のイネーブル時間を計算します。

式 1. tPZH (DIR to A) = tPLZ (DIR to B) + tPLH (B to A)
式 2. tPZL (DIR to A) = tPHZ (DIR to B) + tPHL (B to A)
式 3. tPZH (DIR to B) = tPLZ (DIR to A) + tPLH (A to B)
式 4. tPZL (DIR to B) = tPHZ (DIR to A) + tPHL (A to B)

双方向アプリケーションでは、これらのイネーブル時間から、DIR ビットが切り替わってから出力が得られるまでの遅延の最大値が得られます。たとえば、SN74AVC16T245 が最初に A から B に送信しており、その後に DIR ビットが切り替わる場合、デバイスの B ポートはそれが入力として指定される前にディセーブルにする必要があります。B ポートがディセーブルになると、このポートに印加されていた入力信号は、指定の伝搬遅延を経過した後に対応する A ポートで確認できるようになります。