JAJSPJ0C August   2005  – December 2022 SN74LVCH8T245

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics
    6. 6.6  Switching Characteristics: VCCA = 1.8 V ± 0.15 V
    7. 6.7  Switching Characteristics: VCCA = 2.5 V ± 0.2 V
    8. 6.8  Switching Characteristics: VCCA = 3.3 V ± 0.3 V
    9. 6.9  Switching Characteristics: VCCA = 5 V ± 0.5 V
    10. 6.10 Operating Characteristics
    11. 6.11 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Fully Configurable Dual-Rail Design
      2. 8.3.2 Partial-Power-Down Mode Operation
      3. 8.3.3 Active Bus Hold Circuitry
      4. 8.3.4 Balanced High-Drive CMOS Push-Pull Outputs
      5. 8.3.5 VCC Isolation
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Enable Times
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 Trademarks
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

SN74LVCH8T245 は、設定可能な 2 本の独立した電源レールを採用した 8 ビット非反転バス・トランシーバです。A ポートは VCCA に追従するように設計されており、1.65V～5.5V の電源電圧に対応します。Bポートは VCCB に追従するように設計されており、1.65V～5.5V の電源電圧に対応します。このため、1.8V、2.5V、3.3V、5.5V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。

SN74LVCH8T245 は、2 つのデータ・バス間の非同期通信用に設計されています。方向制御 (DIR) 入力および出力イネ ーブル (OE) 入力のロジック・レベルに応じて、 B ポート出力もしくは A ポート出力のいずれかがアクティブになるか、または、両方の出力ポートが高インピーダンス状態になります。本デバイスは、B ポート出力がアクティブになった場合、A バスから B バスへデータを転送し、A ポート出力がアクティブになった場合、B バスから A バスへデータを転送します。A ポートおよび B ポートの入力回路は、どちらも常にアクティブです。

アクティブ・バス・ホールド回路により、使用されていない、または駆動されていない入力を有効なロジック状態に保持します。プルアップまたはプルダウン抵抗とバス・ホールド回路との併用は推奨しません。このデバイスは、Ioff を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディセーブルにするため、デバイスに電流が逆流して損傷に至ることを回避できます。VCC 絶縁機能は、VCCA または VCCB のいずれかが GND レベルになった場合、出力を確実に高インピーダンス状態にします。電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OE はプルアップ抵抗経由で VCCA に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74LVCH8T245 は、制御ピン (DIR および OE) が VCCA を基準とするよう設計されています。

パッケージ情報 (1)
部品番号パッケージ本体サイズ (公称)
SN74LVCH8T245DB (SSOP、24)8.65mm × 3.90mm
DGV (TVSOP、24)5.00mm × 4.40mm
PW (TSSOP、24)7.80mm × 4.40mm
RHL (VQFN、24)5.50mm × 3.50mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。