JAJSX48 August   2025 TPS6521505-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  システム制御スレッショルド
    6. 5.6  BUCK1 コンバータ
    7. 5.7  BUCK2、BUCK3 コンバータ
    8. 5.8  汎用 LDO (LDO1)
    9. 5.9  汎用 LDO (LDO2)
    10. 5.10 GPIO とマルチファンクション ピン (EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR)
    11. 5.11 電圧と温度の監視
    12. 5.12 I2C インターフェイス
    13. 5.13 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  パワーアップ シーケンシング
      2. 6.3.2  パワーダウン シーケンス
      3. 6.3.3  プッシュ ボタンおよびイネーブル入力（EN/PB/VSENSE）
      4. 6.3.4  SoC へのリセット（nRSTOUT）
      5. 6.3.5  降圧コンバータ（Buck1、Buck2、Buck3）
        1. 6.3.5.1 デュアル ランダム スペクトラム拡散機能 (DRSS)
      6. 6.3.6  リニア レギュレータ（LDO1 および LDO2）
      7. 6.3.7  割り込みピン（nINT）
      8. 6.3.8  PWM/PFM および低消費電力モード（MODE/STBY）
      9. 6.3.9  PWM/PFM およびリセット (MODE/RESET)
      10. 6.3.10 電圧選択ピン (VSEL_SD/VSEL_DDR)
      11. 6.3.11 汎用入力または出力 (GPO1、GPO2、GPIO)
      12. 6.3.12 I2C 互換インターフェイス
        1. 6.3.12.1 データの有効性
        2. 6.3.12.2 START 条件と STOP 条件
        3. 6.3.12.3 データの転送
    4. 6.4 デバイスの機能モード
      1. 6.4.1 動作モード
        1. 6.4.1.1 OFF 状態
        2. 6.4.1.2 初期化状態
        3. 6.4.1.3 アクティブ状態
        4. 6.4.1.4 STBY 状態
        5. 6.4.1.5 フォルト処理
    5. 6.5 マルチ PMIC 動作
    6. 6.6 NVM のプログラミング
      1. 6.6.1 TPS6521505-Q1デフォルトの NVM 設定
      2. 6.6.2 初期化状態での NVM プログラミング
      3. 6.6.3 アクティブ状態での NVM プログラミング
    7. 6.7 ユーザー レジスタ
    8. 6.8 デバイスのレジスタ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 代表的なアプリケーションの例
      2. 7.2.2 設計要件
      3. 7.2.3 詳細な設計手順
        1. 7.2.3.1 Buck1、Buck2、Buck3 の設計手順
        2. 7.2.3.2 LDO1 の設計手順
        3. 7.2.3.3 LDO2 の設計手順
        4. 7.2.3.4 VSYS、VDD1P8
        5. 7.2.3.5 デジタル信号設計手順
      4. 7.2.4 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 付録：パッケージ オプション
    2. 10.2 テープおよびリール情報

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RHB|32
サーマルパッド・メカニカル・データ

6.3.12 I2C 互換インターフェイス

TPS6521505-Q1 のデフォルト I2C1 7 ビットデバイス アドレスは 0x30 (バイナリでは 0b0110000) に設定されていますが、必要に応じてマルチ PMIC 操作などに変更できます。

I2C 互換同期シリアル インターフェイスにより、デバイスの構成可能な機能およびレジスタにアクセスできます。このプロトコルは、2 線式インターフェイスにより、バスに接続されたデバイス間の双方向通信を実現します。2 つのインターフェイス ラインは、シリアル データ ライン（SDA）とシリアル クロック ライン（SCL）です。バス上の各デバイスは、固有のアドレスを割り当てられ、シリアル クロックSCLを生成するか受信するかに応じて、コントローラまたはターゲットとして動作します。SCL および SDA ラインは、それぞれライン上にプルアップ抵抗を配置して、バスがアイドル状態でも HIGH に維持する必要があります。VIO が 3.3V または 1.8V の場合、TPS6521505-Q1 はスタンダード モード（100kHz）、ファスト モード（400kHz）、ファスト モード+（1MHz）をサポートします。