TPS65219 は、さまざまな故障検出機能を備えています。デフォルトでは、すべての故障検出によりシーケンシングされたシャットダウンが実行されます。一部の故障はマスク可能であり、マスクされた故障に対する動作は構成可能です。
本デバイスは、電源電圧 (VSYS) および内部電源電圧 (VDD1P8) に関して、以下の故障検出機能を提供します:
- VSYS の低電圧、オフ状態に遷移するか、起動を抑制
- VSYS の過電圧保護、オフ状態に遷移します
- 内部 1.8V 電源(VDD1P8)の低電圧または過電圧、オフ状態に遷移するか、起動を抑制。
これらの故障はすべてマスク不可です。
TPS65219 は、降圧コンバータおよび LDO 出力に対して、以下の故障検出機能を提供します:
- 低電圧検出(UV)
- 正電流および(降圧コンバータの場合)負電流制限に基づく過電流検出(OC)
- GND 短絡(SCG)検出
- 温度警告(WARM)および熱シャットダウン(TSD/HOT)
- 残留電圧(RV)および残留電圧によるシャットダウン(RV_SD)
- タイムアウト(TO)
SCG、OC、HOT、RV_SD、TO はマスクできません。これらのいずれかが発生すると、デバイスはパワーダウンします。正電流制限と負電流制限は、レギュレータごとに同じマスクビットを共有します。
UV、RV、および WARM に対する反応は構成可能です。マスクされていない場合、故障が発生するとシーケンシングされたシャットダウンが実行されます。UV、RV、WARM は、それぞれ INT_MASK_BUCKS、INT_MASK_LDOS、INT_MASK_WARM レジスタにおいて、レギュレータごとに個別にマスク可能です。マスクされた故障が発生した場合、状態遷移は発生しません。ビットがセットされるかどうか、および nINT が Low にプルダウンされるかどうかは、MASK_CONFIG レジスタ内の MASK_EFFECT ビットによってグローバルに設定できます。正電流制限と負電流制限は、レギュレータごとに同じマスクビットを共有します。
- 00b =状態変更なし、nINT 応答なし、ビットセットなし
- 01b =状態変更なし、nINT 応答なし、ビットセット
- 10b =状態変更なし、nINT 応答、ビットセット(11bと同じ)
- 11b =状態変更なし、nINT 応答、ビットセット(10bと同じ)
シャットダウン条件に対応する故障が発生した場合、故障ビットは I2C を介して W1C(write-one-clear)操作が実行されるまでアサートされたままとなります(故障がすでに解消されていることが前提です)。シャットダウン故障が発生した場合、新たにオン要求を行う必要はありません。EN/VSENSE が High のままで、再起動にプッシュボタンの押下が必要ない限り、故障が解消されるとデバイスは自動的に電源投入シーケンスを実行します。
シャットダウン条件ではない故障(例えば故障がマスクされている場合など)については、初期化状態へ移行するとビットがクリアされます。
熱警告およびシャットダウン
熱スレッショルドには過熱警告(WARM)とサーマル シャットダウン(TSD/HOT) の 2 種類があります。
- 過熱警告、WARM スレッショルド:
- 温度が TWARM_Rising スレッショルドを超える場合、SENSOR_x_WARM ビットが設定され、PMIC シーケンシングが停止します (マスクされている場合を除く)。
- 温度がTWARM_Fallingスレッショルドを下回る場合、新しい Push-button-ON_Request なしで、デバイスが再び起動します。EN または VSENSE の構成では、アクティブ状態に遷移するために、オン要求がまだ有効である必要があります。
- 温度が TWARM_Rising スレッショルドを超えても、SENSOR_x_WARM_MASK ビットが設定されている場合、PMIC はアクティブ状態のままです。故障報告は、MASK_EFFECT ビット の設定に従って実行されます。プロセッサは、電源を順次オフにするか、実行中のアプリケーションを制限して電力消費を抑えることで、可能な限りサーマル シャットダウンの発生を回避する判断を下します。
- サーマル シャットダウン、HOT スレッショルド。WARM スレッショルドがマスクされている場合に適用可能:
- 温度が THOT_Rising スレッショルドを超えると、SENSOR_x_HOT ビットが設定され、PMIC はすべてのレールの電源を直ちにオフにします。このパワーダウンは同時に行われ、シーケンス化されません。
- すべてのセンサが WARM 検出用にマスクされている (すべての SENSOR_x_WARM_MASK ビットが設定されている) 場合、温度が THOT_Falling スレッショルドを下回ると、有効なオン要求が存在する場合、PMIC は電源をバックアップします。
- いずれかのセンサが WARM 検出用にマスクされていない場合、温度が TWARM_Falling スレッショルドを下回ると、新しい Push-button-ON_Request なしで、PMIC が電源をバックアップします。EN または VSENSE の構成では、アクティブ状態に遷移するために、オン要求がまだ有効である必要があります。
残留電圧
残留電圧チェックは、初期化からアクティブへの遷移開始前、およびレールが有効化される前の任意の時点で、シーケンス中、I2C コマンドの使用、またはスタンバイからアクティブへの遷移中など、さまざまな状況で実行されます。RV チェックはシーケンス中にも実行され、無効と見なされるレールが別のレールによってプルアップされているかどうかを検出します。RV 故障の処理は、故障が発生したときの状況によって異なります:
- 初期化をアクティブに:
- シーケンスの実行前に 4ms~5ms を超える残留電圧が検出された場合、INT_RV レジスタの INT_RV_IS_SET ビットと LDOx_RV レジスタの BUCKx_RV ビットが設定され、後で放電が成功してオン要求が実行された場合でも、設定されたままになります。
- シーケンス中に残留電圧が検出された場合、これはシャットダウン故障となり、スロット持続時間の終了時に、デバイスはパワーダウン シーケンシングを開始します。デバイスは、該当の INT_TIMEOUT_RV_SD_IS_SET を INT_SOURCE レジスタに、LDOx_RV_SD を BUCKx_RV_SD ビットに、TIMEOUT ビットを INT_TIMEOUT_RV_SD レジスタに設定します。
- アクティブをスタンバイに:
- アクティブな放電が無効化されて、パワーダウン スロット持続時間の 8 倍後に残留電圧が検出された場合、シャットダウン故障が構成されます。デバイスはスロットの終わりにシーケンス ダウンします。デバイスは、INT_TIMEOUT_RV_SD_IS_SET を INT_SOURCE レジスタに、LDOx_RV_SD を BUCKx_RV_SD ビットに、TIMEOUT ビットを INT_TIMEOUT_RV_SD レジスタに設定します。
- シーケンス中に残留電圧が検出された場合、シャットダウン故障となります。デバイスはスロット持続時間の終了時にシーケンス ダウンし、INT_TIMEOUT_RV_SD_IS_SET ビットを INT_SOURCE レジスタに、LDOx_RV_SD をそれぞれ INT_TIMEOUT_RV_SD レジスタ の BUCKx_RV_SD ビットにセットします。
- スタンバイをアクティブに:
- シーケンスの実行前に 4ms~5ms を超える残留電圧が検出される場合、デバイスは INT_RV_IS_SET ビットを INT_Source レジスタおよび LDOx_RV に、BUCKx_RV ビットを INT_RV レジスタに設定します。タイムアウトが経過する前に放電が成功し、スタンバイからアクティブへのシーケンスが実行された場合でも、このビットは設定されたままです。
- シーケンスの実行前に 80ms を超える前に残留電圧が検出される場合、これはシャットダウン故障となります。デバイスはシーケンス ダウンし、INT_TIMEOUT_RV_SD_IS_SET ビットを INT_SOURCE レジスタおよび LDOx_RV_SD に、BUCKx_RV_SD ビットを INT_TIMEOUT_RV_SD レジスタに設定します。さらに、デバイスは TIMEOUT ビットを INT_TIMEOUT_RV_SD レジスタに設定します。
- シーケンス中に残留電圧が検出された場合、シャットダウン故障となります。デバイスはスロット持続時間の終了時にシーケンス ダウンし、INT_TIMEOUT_RV_SD_IS_SET ビットを INT_SOURCE レジスタに、LDOx_RV_SD をそれぞれ INT_TIMEOUT_RV_SD レジスタ の BUCKx_RV_SD ビットにセットします。この場合、TIMEOUT ビットは設定されません。
- アクティブを初期化に、またはスタンバイを初期化に
- 各レールのパワーダウン スロット時間の終わりに残留電圧が検出されると、次のレールをスロット持続時間の最大 8 倍の時間無効化できますが、残留電圧に関係なくパワー シーケンスは続行されます。この場合、ビットは設定されません。
- RV ビットの MASKING
- 残留電圧を検出した場合の nINT ピン動作の応答は、MASK_CONFIG レジスタの MASK_INT_FOR_RV ビットにより、LDOx_RV ビットと BUCKx_RV ビットに対してマスクできます。
- 残留電圧検出の場合のビットもシャットダウン故障の応答も、それぞれ BUCKx_RV_SD ビットに対してマスクできません。
- タイムアウト
- 残留電圧が時間内に放電できない場合、タイムアウトが発生します。INT_TIMEOUT_RV_SD レジスタの TIMEOUT ビットが設定されます。上記の詳細を参照してください。
注: レールのアクティブ放電が無効化される場合、スロット持続時間内にレールの放電が失敗しても、次のレールの無効化は実行されません。
パワーダウン時に、デバイスは放電が無効化されたレールに RV ビットも RV_SD ビットも設定しません。
注意: 放電に失敗したシーケンスの前、パワーアップ シーケンシングの間、アクティブまたはスタンバイ状態のいずれであっても、検出されたシャットダウン故障は、リトライ カウンタ (POWER_UP_STATUS_REG レジスタの RETRY_COUNT) がインクリメントされます。デバイスはパワーアップを 2 回リトライします。両方が失敗した場合、リトライ カウンタをリセットするために VSYS の電源サイクルが必要です。電源投入が成功すると、リトライ カウンタもリセットされます。
故障がマスクされていてシャットダウンできない場合、リトライ カウンタはインクリメントされません。
リトライ カウンタを無効化するには、INT_MASK_UV レジスタの MASK_RETRY_COUNT ビットを設定します。このビットを設定すると、デバイスは無限に再試行を続けます。
以下の表には、マスクされていない場合のアクティブ状態とスタンバイ状態における故障の動作と、故障がマスク可能かについての概要が記載されています。
注意: 故障のマスキングはデバイスやシステムにリスクをもたらす可能性があり、このリスクには出力が予備バイアスされて起動することが含まれますが、これに限定されません。
同じレールで OC 検出と UV 検出をマスクすることは推奨されていません。
表 7-6 フォルト処理
| ブロック |
フォルト |
アクティブまたはスタンバイ状態 (故障がマスクされていない場合) |
アクティブまたはスタンバイ状態 (故障がマスクされている場合) |
| 降圧と LDO |
残留電圧 - シャットダウン故障 - RV_SD *) |
故障は、初期化状態までのシーケンス シャットダウンをトリガします |
マスク不可能 |
| 降圧と LDO |
残留電圧- RV |
故障は状態変化をトリガしません |
故障は状態変化をトリガしません |
| 降圧と LDO |
タイムアウト - TO *) |
故障は、初期化状態までのシーケンス シャットダウンをトリガします |
故障は状態変化をトリガしません |
| 降圧と LDO |
低電圧 - UV |
故障は、初期化状態までのシーケンス シャットダウンをトリガします |
故障は状態変化をトリガしません |
| 降圧と LDO |
過電流 - OC |
故障は、初期化状態までのシーケンス シャットダウンをトリガします |
マスク不可能 |
| 降圧と LDO |
GND 短絡 - SCG |
故障は、初期化状態までのシーケンス シャットダウンをトリガします |
マスク不可能 |
| 降圧と LDO |
温度警告 - WARM |
故障は、初期化状態までのシーケンス シャットダウンをトリガします |
あり |
| 降圧と LDO |
温度シャットダウン - HOT |
故障は初期化状態への即時シャットダウンをトリガします (シーケンスなし) |
マスク不可能 |
| VSYS |
低電圧 - UV |
故障はオフ状態への即時シャットダウンをトリガします (シーケンスなし) |
マスク不可能 |
| VSYS |
過電圧 - OV |
故障はオフ状態への即時シャットダウンをトリガします (シーケンスなし) |
マスク不可能 |
| VDD1P8 |
低電圧または過電圧 - UV または OV |
故障はオフ状態への即時シャットダウンをトリガします (シーケンスなし) |
マスク不可能 |
*)RV_SD およびタイムアウト故障は、シーケンス中にのみ発生します