JAJSOP6C May   2022  – February 2025 TPS65219

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイスの比較
  6. ピン構成および機能
  7. 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  システム制御スレッショルド
    6. 6.6  BUCK1 コンバータ
    7. 6.7  BUCK2、BUCK3 コンバータ
    8. 6.8  汎用 LDO (LDO1、LDO2)
    9. 6.9  汎用 LDO (LDO3、LDO4)
    10. 6.10 GPIO とマルチファンクション ピン (EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR)
    11. 6.11 電圧と温度の監視
    12. 6.12 I2C インターフェイス
    13. 6.13 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  パワーアップ シーケンシング
      2. 7.3.2  パワーダウン シーケンス
      3. 7.3.3  プッシュ ボタンおよびイネーブル入力(EN/PB/VSENSE)
      4. 7.3.4  SoC へのリセット(nRSTOUT)
      5. 7.3.5  降圧コンバータ(Buck1、Buck2、Buck3)
      6. 7.3.6  リニア レギュレータ (LDO1~LDO4)
      7. 7.3.7  割り込みピン(nINT)
      8. 7.3.8  PWM/PFM および低消費電力モード(MODE/STBY)
      9. 7.3.9  PWM/PFM およびリセット (MODE/RESET)
      10. 7.3.10 電圧選択ピン (VSEL_SD/VSEL_DDR)
      11. 7.3.11 汎用入力または出力 (GPO1、GPO2、GPIO)
      12. 7.3.12 I2C 互換インターフェイス
        1. 7.3.12.1 データの有効性
        2. 7.3.12.2 START 条件と STOP 条件
        3. 7.3.12.3 データの転送
    4. 7.4 デバイスの機能モード
      1. 7.4.1 動作モード
        1. 7.4.1.1 OFF 状態
        2. 7.4.1.2 初期化状態
        3. 7.4.1.3 アクティブ状態
        4. 7.4.1.4 STBY 状態
        5. 7.4.1.5 フォルト処理
    5. 7.5 マルチ PMIC 動作
    6. 7.6 ユーザー レジスタ
    7. 7.7 デバイスのレジスタ
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 代表的なアプリケーションの例
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
        1. 8.2.3.1 Buck1、Buck2、Buck3 の設計手順
        2. 8.2.3.2 LDO1 と LDO2 の設計手順
        3. 8.2.3.3 LDO3、LDO4 の設計手順
        4. 8.2.3.4 VSYS、VDD1P8
        5. 8.2.3.5 デジタル信号設計手順
      4. 8.2.4 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

割り込みピン(nINT)

パワーアップ時、nINT ピンの出力は INT_SOURCE フラグの設定の有無と INT_MASK_BUCKS レジスタ内の MASK_EFFECT ビットの設定に依存します。1 つ以上のフラグが設定されている場合、nINT ピンは Low にプルされ、「1」を書き込んでこれらのフラグがクリアされた後にのみ High に解除されます。なお、nINT ピンはプルアップ用の VIO 電圧が利用可能な場合にのみ High へ遷移できます。

アクティブまたはスタンバイ状態では、nINT ピンはイベントまたは故障状態をホスト プロセッサに通知します。IC で故障またはイベントが発生するたびに、対応する割り込みビットが INT レジスタに設定され、オープン ドレイン出力が Low に駆動されます。デバイスが初期化状態に遷移した場合、オフ要求と故障のどちらによって遷移がトリガされたかにかかわらず、nINT ピンも同様に Low になります。

故障が解消された場合、故障ビットに対してW1C(「1」を書き込むことでクリア)を実行する必要があります。また、このコマンドにより、nINT ピンを解放することもできます(Hi-Z状態に戻る)。

故障が解消されない場合、対応するビットは設定されたままとなり、INT ピンは Low のままです。

UV 故障は、INT_MASK_UV レジスタで、レールごとに個別にマスクできます。温度センサは、MASK_CONFIG レジスタの SENSOR_x_WARM_MASK で個別にマスクできます。UV と WARM のマスクの影響は、MASK_CONFIG レジスタの MASK_EFFECT ビットでグローバルに定義されます。

RV 故障に対する nINT の反応は、MASK_CONFIG レジスタの MASK_INT_FOR_RV ビットでグローバルに定義されます。

  • 00b =状態変更なし、nINT 応答なし、ビットセットなし
  • 01b =状態変更なし、nINT 応答なし、ビットセット
  • 10b =状態変更なし、nINT 応答、ビットセット(11bと同じ)
  • 11b =状態変更なし、nINT 応答、ビットセット(10bと同じ)
注意: マスキングは、デバイスやシステムにリスクをもたらします。I2C コマンドによってマスクを実行する場合、初期化状態に遷移した後、マスキング ビットは EEPROM ベースのデフォルトにリセットされます。I2C 経由で新たに SD 故障として設定された故障に対応するビットはクリアされません。

同じレールで OC 検出と UV 検出をマスクすることは推奨されていません。