JAJA725B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   概要
  3.   商標
  4. MSPM0G ハードウェア設計チェック・リスト
  5. MSPM0G デバイスの電源
    1. 2.1 デジタル電源
    2. 2.2 アナログ電源
    3. 2.3 電源および電圧リファレンスを内蔵
    4. 2.4 電源に推奨されるデカップリング回路
  6. リセットおよび電源スーパーバイザ
    1. 3.1 デジタル電源
    2. 3.2 電源スーパーバイザ
  7. クロック・システム
    1. 4.1 内部発振器
    2. 4.2 外部発振器
    3. 4.3 外部クロック出力 (CLK_OUT)
    4. 4.4 周波数クロック・カウンタ (FCC)
  8. デバッガ
    1. 5.1 デバッグ・ポートのピンとピン配置
    2. 5.2 標準 JTAG コネクタを使用したデバッグ・ポート接続
  9. 主要なアナログペリフェラル
    1. 6.1 ADC 設計の検討事項
    2. 6.2 OPA 設計の検討事項
    3. 6.3 DAC 設計の検討事項
    4. 6.4 COMP 設計の検討事項
    5. 6.5 GPAMP 設計の検討事項
  10. 主要なデジタル・ペリフェラル
    1. 7.1 タイマ・リソースと設計の検討事項
    2. 7.2 UART と LIN のリソースと設計の検討事項
    3. 7.3 MCAN 設計の検討事項
    4. 7.4 I2C と SPI 設計の検討事項
  11. GPIO
    1. 8.1 GPIO 出力のスイッチング速度と負荷容量
    2. 8.2 GPIO 電流シンクおよびソース
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高駆動 GPIO (HDIO)
    5. 8.5 オープン・ドレイン GPIO により、レベル・シフタなしで 5V 通信を実現
    6. 8.6 レベル・シフタなしで 1.8V デバイスと通信する
    7. 8.7 未使用ピンの接続
  12. レイアウト・ガイド
    1. 9.1 電源レイアウト
    2. 9.2 グランド・レイアウトに関する検討事項
    3. 9.3 トレース、ビア、その他の PCB コンポーネント
    4. 9.4 基板層の選択方法と推奨されるスタックアップ
  13. 10ブートローダー
    1. 10.1 ブートローダの紹介
    2. 10.2 ブートローダー・ハードウェア設計の検討事項
      1. 10.2.1 物理的通信インターフェイス
      2. 10.2.2 ハードウェア起動
  14. 11関連資料
  15. 12改訂履歴

OPA 設計の検討事項

MSPM0G OPA は、プログラマブル・ゲイン段を備えたゼロドリフト・チョッパ安定化オペアンプです。OPA は信号増幅とバッファリングに使用でき、汎用モード、バッファ・モード、PGA モードで動作できます。

OPA を汎用モードで使用する場合は、外付けの抵抗とコンデンサを追加してアンプ回路を作成します。ただし、バッファ・モードを使用する場合は、ソフトウェアを使用して構成できます。PGA モードの場合、ソフトウェアは最大 32 倍の PGA ゲインを構成できます。

注: PGA ゲインは負端子のみです。

1 つのデバイスで複数の OPA が利用可能な場合、これら 2 つを組み合わせて差動アンプを形成できます。差動アンプの出力式は、図 6-2 の Vdiff 式で与えられます。

GUID-20210326-CA0I-NKZR-T99K-6CSCQ3P4NMP9-low.svg図 6-2 2 個の OPA 差動アンプのブロック図と式

または、1 つのデバイスで複数の OPA が利用可能な場合は、それらを組み合わせてマルチステージまたはカスケード・アンプを形成することもできます。プログラマブル入力マルチプレクサを使用すると、反転型と非反転型のマルチステージ・アンプのすべての組み合わせを実装できます。非反転から非反転へのカスケード接続アンプの出力式は、図 6-3 の Vout 式で与えられます。

GUID-20210326-CA0I-NGHD-GNRR-ZHRBRJPZRNFT-low.svg図 6-3 2 個の OPA 非反転型から非反転型へのカスケード接続アンプのブロック図と式