1 低速またはフローティング CMOS 入力の影響

CMOS と BiCMOS 両方のファミリは CMOS 入力構造を採用しています。 この構造は、図 1-1に示すように、VCC への P チャネルとGND への N チャネルで構成されるインバータです。Low レベル入力の場合、P チャネルトランジスタはオンで N チャネルはオフで、電流は V_CCから流れ、ノードは HIGH 状態になります。HIGHレベル入力では、Nチャネルトランジスタがオンだと P チャネルがオフになり、電流は GND に流れ、ノードは LOW になります。どちらの場合も、電流はV_CCから GND に流れません。ただし、ある状態から別の状態に切り替えるとき、入力はしきい値の領域を超え、N チャネルと P チャネルが同時にオンになり、V_CCと GND の間に電流パスを生成します。この電流サージは、入力がしきい値の領域（0.8V ～ 2V）内にある時間の長さに応じて損傷を与える可能性があります。電源電流(I_CC)は入力ごとに数ミリアンペアまで上昇することがあり、ピーク時には約 1.5-V V_Iに達することがあります（図2-1を参照）。これは、特定のデバイスの推奨動作条件の表に記載されているデータシートが定める入力遷移時間制限内で、スイッチング状態を切り替える場合には問題になりません。表 1-1 に事例を示します。