RMII 仕様 v1.2 で指定されているように、Reduced Media Independent Interface は、条項 22 で指定されているように、IEEE 802.3 MII のピン数を削減した代替手段を提供します。アーキテクチャとしては、RMII 仕様は MII の両側に追加の整合レイヤを提供しますが、MII がない場合に実装できます。DP83826 には、次の 2 種類の RMII 動作があります：RMII リーダーおよび RMII フォロワー。

RMII リーダー動作では、DP83826 は、XI ピンに接続された 25MHz CMOS レベル発振器、または、XI ピンと XO ピンの間に接続された 25MHz 水晶振動子のいずれかで動作します。DP83826 から、基準となる 50MHz 出力クロックを MAC に接続する必要があります。

RMII フォロワ動作では、DP83826 は XI ピンに接続された 50MHz CMOS レベル発振器で動作し、MAC と同じクロックを共有します。または、ホスト MAC から供給される 50MHz クロックを使用して PHY を動作させることもできます。

RMII 仕様には、次の特性があります。

• 100BASE-TX および 10BASE-Te のサポート
• MAC から PHY (または外部ソース) に供給される単一のクロック リファレンス
• 独立した 2 ビット幅の送受信データ パスを提供
• MII インターフェイスと同じレベルの CMOS 信号レベルを使用

RMII は、ハードウェアス トラップ 8 RX_D2 = 1 をプルアップして設定できます。Reg 0x0467[8] をストラップ 8 (High または Low) および Reg 0x0468 のステータスを確認でき、PHY の MAC モード (MII = 0 | RMII = 1) を確認できます。

このモードでは、送信パスと受信パスの両方の内部 50MHz 基準クロックを使用し、データ転送はクロック サイクルごとに 2 ビットです。RMII 信号の概要は以下の通りです。

TX_D[1:0] のデータは、RMII リーダー モードとフォロワ モードでは、50MHz クロックを基準にして PHY でラッチされます。RX_D[1:0] のデータは、50MHz クロックを基準として提供されます。また、CRX_DV は RX_DV 信号として構成できます。これにより、受信データを簡単に回復でき、RX_DV を CRS_DV 表示から分離する必要もありません。

CH 1 (RMII 50MHz クロック)、CH 2 (RX_D0)