JAJA997B March   2025  – October 2025 AM62L , TPS65214

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2パワー マネージメント IC (PMIC) の概要
  6. 3低消費電力モードと電源最適化
    1. 3.1 PDN#1: BOM サイズとコストに最適化された電源設計
    2. 3.2 PDN#2: 中断電力を最小限に抑え最適化された電源設計
    3. 3.3 PDN#3: 完全に柔軟な電源設計
    4. 3.4 PDN#4:DDR4 の電源実装
  7. 4パワーアップ シーケンス
  8. 5電源オフ シーケンス
  9. 6まとめ
  10. 7参考資料
  11.   A 付録 A:PDN#1 のディスクリート電源実装
  12.   B 改訂履歴

PDN#3: 完全に柔軟な電源設計

このセクションで説明する電力供給ネットワーク (PDN) は、すべての SoC 低消費電力モードをサポートできる柔軟な PMIC + ディスクリート電源設計を提供します。この PDN は、VDDS_RTC (1.8V) と VDD_RTC (0.75V) を残りの電源レールから絶縁することにより、RTC のみの低消費電力モードをサポートします。RTC ドメインに常時オンのディスクリート デバイスを供給すると、RTC レールのみをオンのままにして PMIC 全体と外部 3.3V ディスクリートをオフにすることで、RTC のみの消費電力モード中の消費電力を大幅に削減できます。RTCのみの低消費電力モードに移行すると、AM62L PMIC_LPM_EN 信号は PMIC イネーブルピンを Low に駆動します。図 3-6に、PMIC + ディスクリート電源の実装を示します。

特長:

  • この PDN は、TPS6521401 PMIC (AM62L EVM で使用される PMIC OTP 構成) を使用して実装できます。
  • すべての AM62L 低消費電力モードをサポートしています。
  • BOM のサイズは、RTC レールと 3.3 IO に選択したディスクリートデバイスによって大きく依存します。
  • 3.3V 入力電源 (低消費電力) を使用する場合は、外部 3.3V パワースイッチを使用します。IC の例: TPS22954 の詳細を示します。
  • 4V ~ 5V 入力電源を使用する場合は、外部 3.3V DCDC を使用します。IC の例: TPS62A01 の詳細を示します。
  • 外部 3.3V ディスクリート電流定格は、3.3V の IO に必要な合計電流に基づいて拡張可能です。
 AM62L 完全に柔軟な PDN図 3-6 AM62L 完全に柔軟な PDN
注: VDDA_3P3_SDIO に接続されたパワースイッチはオプションであり、アプリケーションが SD カードを使用する場合にのみ必要です。VPP 1.8V LDO はオプションであり、オンボード eFuse プログラミングが必要な場合にのみ必要です。

図 3-7に、PDN#3 の SoC と PMIC 間のデジタル接続を示します。この画像は、外付けプルアップ抵抗が必要なデジタル信号も示しています。SoC PMIC_LPM_EN0 は、RTC のみの低消費電力モードに移行するときに PMIC イネーブルピン (EN / PB / VSENSE) を駆動して PMIC をオフにします。RTC レールに電力を供給する個別の LDO の結合されたパワーグッド信号が RTC_PORz を駆動します。さらに、2 つのパワーオン リセット間のオープン ドレイン バッファにより、外部のディスクリート LDO で故障が検出された場合に PORz を低く引き下げ、SoC をリセット状態に保つことができます。PMIC nRSTOUT、3.3V の IO のパワーグッド信号、およびオープンドレイン バッファの出力は、メイン SoC リセット (PORz) を駆動します。

 PDN#3 の SoC - PMIC デジタル接続図 3-7 PDN#3 の SoC - PMIC デジタル接続
注: PMIC_LPM_EN0 は、外部プルアップ抵抗を必要としません。SoC には、VDDS_RTC が電源投入されている場合に信号をハイに駆動する内部プルアップ抵抗があります。PORz は 3.3V 耐性があり、VDDS_OSC0 に電源が供給されている限り、外部プルアップ抵抗を 1.8V 電源または 3.3V 電源に接続できます。