JAJS389K November   2004  – June 2025 TPS730

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 低電圧誤動作防止 (UVLO)
      2. 6.3.2 シャットダウン
      3. 6.3.3 フォールドバック電流制限
    4. 6.4 デバイスの機能モード
      1. 6.4.1 通常動作
      2. 6.4.2 ドロップアウト動作
      3. 6.4.3 ディセーブル
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 可変動作
      2. 7.1.2 コンデンサに関する推奨事項
      3. 7.1.3 入出力コンデンサの要件
      4. 7.1.4 ノイズ低減およびフィードフォワード コンデンサの要件
      5. 7.1.5 逆電流保護
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 設計のベスト プラクティス
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
        1. 7.5.1.1 PSRR およびノイズ性能向上のための推奨基板レイアウト
        2. 7.5.1.2 熱に関する注意事項
        3. 7.5.1.3 電力散逸
      2. 7.5.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 SPICE モデル
      2. 8.1.2 デバイスの命名規則
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 TPS730YZQ Nanostar™ ウェハー チップ スケール情報

7.1.1 可変動作

TPS73001 可変レギュレータの出力電圧は、図 7-1 に示すように外付け抵抗分圧器を用いて設定します。出力電圧は、式 1 を使用して求められます。

式 1. TPS730

ここで

  • VREF = 1.225V (代表値、内部リファレンス電圧)

抵抗 R1 および R2 は、約 50μA の分圧電流となるように選定します。抵抗値を低くするとノイズ性能は向上しますが、その分このソリューションの消費電力が増加します。抵抗値を大きくすると、精度の問題や他の問題が発生する可能性があります。推奨される設計手順は、R2 = 30.1kΩ を選択してデバイダ電流を 50μA に設定してから、安定性を確保するために C1 = 15pF とし、式 2 を使用して R1 を計算することです。

式 2. TPS730

可変バージョンの安定性を向上させるため、TI は OUT と FB 間に小容量の補償コンデンサを配置することを推奨しています。出力電圧が 1.8V 未満の場合、このコンデンサの値は 100pF にする必要があります。出力電圧が 1.8V を超える場合は、式 3 を使用して、このコンデンサのおおよその値を計算します。

式 3. TPS730

図 7-1 は、複数の抵抗比に対する、このコンデンサの推奨値を示しています。このコンデンサを使用しない場合 (ユニティゲイン構成の場合など)、または 1.8V 未満の出力電圧を選択した場合、推奨される最小出力コンデンサは 2.2μF ではなく 4.7μF になります。

TPS730 TPS73001 の可変 LDO レギュレータのプログラミング図 7-1 TPS73001 の可変 LDO レギュレータのプログラミング