JAJSEZ5P December   2013  – February 2024 TMS320F28374D , TMS320F28375D , TMS320F28376D , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28378D , TMS320F28379D , TMS320F28379D-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ピン配置図
    2. 5.2 信号の説明
      1. 5.2.1 信号の説明
    3. 5.3 内部プルアップおよびプルダウン付きのピン
    4. 5.4 ピン多重化
      1. 5.4.1 GPIO 多重化ピン
      2. 5.4.2 入力クロスバー
      3. 5.4.3 出力クロスバーおよび ePWM クロスバー
      4. 5.4.4 USB ピン多重化
      5. 5.4.5 高速 SPI ピン多重化
    5. 5.5 未使用ピンの接続
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格 - 民生用
    3. 6.3  ESD 定格 - 車載用
    4. 6.4  推奨動作条件
    5. 6.5  消費電力の概略
      1. 6.5.1 200MHz SYSCLK でのデバイス消費電流
      2. 6.5.2 消費電流のグラフ
      3. 6.5.3 消費電流の低減
    6. 6.6  電気的特性
    7. 6.7  熱抵抗特性
      1. 6.7.1 ZWT パッケージ
      2. 6.7.2 PTP パッケージ
      3. 6.7.3 PZP パッケージ
    8. 6.8  熱設計の検討事項
    9. 6.9  システム
      1. 6.9.1  電源シーケンス
        1. 6.9.1.1 信号ピンの要件
        2. 6.9.1.2 VDDIO、VDDA、VDD3VFL、VDDOSC の要件
        3. 6.9.1.3 VDD 要件
        4. 6.9.1.4 電源ランプ・レート
          1. 6.9.1.4.1 電源ランプ・レート
        5. 6.9.1.5 電源監視
      2. 6.9.2  リセット・タイミング
        1. 6.9.2.1 リセット ソース
        2. 6.9.2.2 リセットの電気的データおよびタイミング
          1. 6.9.2.2.1 リセット (XRS) のタイミング要件
          2. 6.9.2.2.2 リセット (XRS) スイッチング特性
      3. 6.9.3  クロック仕様
        1. 6.9.3.1 クロック・ソース
        2. 6.9.3.2 クロック周波数、要件、および特性
          1. 6.9.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間
            1. 6.9.3.2.1.1 入力クロック周波数
            2. 6.9.3.2.1.2 外部クロック・ソース (水晶振動子ではない) 使用時の X1 入力レベルの特性
            3. 6.9.3.2.1.3 XTAL 発振器の特性
            4. 6.9.3.2.1.4 X1 のタイミング要件 –
            5. 6.9.3.2.1.5 AUXCLKIN のタイミング要件
            6. 6.9.3.2.1.6 PLL ロック時間
          2. 6.9.3.2.2 内部クロック周波数
            1. 6.9.3.2.2.1 内部クロック周波数
          3. 6.9.3.2.3 出力クロックの周波数およびスイッチング特性
            1. 6.9.3.2.3.1 出力クロックの周波数
            2. 6.9.3.2.3.2 XCLKOUT のスイッチング特性 (PLL バイパスまたはイネーブル)
        3. 6.9.3.3 入力クロックおよび PLL
        4. 6.9.3.4 XTAL 発振器
          1. 6.9.3.4.1 はじめに
          2. 6.9.3.4.2 概要
            1. 6.9.3.4.2.1 電気発振回路
              1. 6.9.3.4.2.1.1 動作モード
                1. 6.9.3.4.2.1.1.1 水晶動作モード
                2. 6.9.3.4.2.1.1.2 シングルエンド動作モード
              2. 6.9.3.4.2.1.2 XCLKOUT での XTAL 出力
            2. 6.9.3.4.2.2 水晶振動子
          3. 6.9.3.4.3 機能動作
            1. 6.9.3.4.3.1 ESR – 等価直列抵抗
            2. 6.9.3.4.3.2 Rneg – 負性抵抗
            3. 6.9.3.4.3.3 起動時間
            4. 6.9.3.4.3.4 DL – 励振レベル
          4. 6.9.3.4.4 水晶振動子の選択方法
          5. 6.9.3.4.5 テスト
          6. 6.9.3.4.6 一般的な問題とデバッグのヒント
          7. 6.9.3.4.7 水晶発振回路の仕様
            1. 6.9.3.4.7.1 水晶発振器の電気的特性
            2. 6.9.3.4.7.2 水晶振動子の等価直列抵抗 (ESR) 要件
        5. 6.9.3.5 内部発振器
          1. 6.9.3.5.1 内部発振器の電気的特性
      4. 6.9.4  フラッシュ・パラメータ
        1. 6.9.4.1 フラッシュ パラメータ
      5. 6.9.5  RAM の仕様
      6. 6.9.6  ROM の仕様
      7. 6.9.7  エミュレーション / JTAG
        1. 6.9.7.1 JTAG の電気的データおよびタイミング
          1. 6.9.7.1.1 JTAG のタイミング要件
          2. 6.9.7.1.2 JTAG のスイッチング特性
      8. 6.9.8  GPIO の電気的データおよびタイミング
        1. 6.9.8.1 GPIO - 出力タイミング
          1. 6.9.8.1.1 汎用出力のスイッチング特性
        2. 6.9.8.2 GPIO - 入力タイミング
          1. 6.9.8.2.1 汎用入力のタイミング要件
        3. 6.9.8.3 入力信号のサンプリング・ウィンドウ幅
      9. 6.9.9  割り込み
        1. 6.9.9.1 外部割り込み (XINT) の電気的データおよびタイミング
          1. 6.9.9.1.1 外部割り込みのタイミング要件
          2. 6.9.9.1.2 外部割り込みのスイッチング特性
      10. 6.9.10 低消費電力モード
        1. 6.9.10.1 クロック・ゲーティング低消費電力モード
        2. 6.9.10.2 電源をゲーティングする低消費電力モード
        3. 6.9.10.3 低消費電力モードのウェークアップ・タイミング
          1. 6.9.10.3.1 アイドル・モードのタイミング要件
          2. 6.9.10.3.2 アイドル モードのスイッチング特性
          3. 6.9.10.3.3 スタンバイ・モードのタイミング要件
          4. 6.9.10.3.4 スタンバイ モードのスイッチング特性
          5. 6.9.10.3.5 ホールト モードのタイミング要件
          6. 6.9.10.3.6 ホールト モードのスイッチング特性
          7. 6.9.10.3.7 ハイバネーション・モードのタイミング要件
          8. 6.9.10.3.8 ハイバネーション モードのスイッチング特性
      11. 6.9.11 外部メモリ・インターフェイス (EMIF)
        1. 6.9.11.1 非同期メモリのサポート
        2. 6.9.11.2 同期 DRAM のサポート
        3. 6.9.11.3 EMIF の電気的データおよびタイミング
          1. 6.9.11.3.1 非同期 RAM
            1. 6.9.11.3.1.1 EMIF 非同期メモリのタイミング要件
            2. 6.9.11.3.1.2 EMIF 非同期メモリのスイッチング特性
          2. 6.9.11.3.2 同期 RAM
            1. 6.9.11.3.2.1 EMIF 同期メモリのタイミング要件
            2. 6.9.11.3.2.2 EMIF 同期メモリのスイッチング特性
    10. 6.10 アナログ ペリフェラル
      1. 6.10.1 A/D コンバータ (ADC)
        1. 6.10.1.1 ADC の構成可能性
          1. 6.10.1.1.1 信号モード
        2. 6.10.1.2 ADC の電気的データおよびタイミング
          1. 6.10.1.2.1 ADC の動作条件 (16 ビット差動モード)
          2. 6.10.1.2.2 ADC の特性 (16 ビット差動モード)
          3. 6.10.1.2.3 ADC の動作条件 (12ビット シングルエンド モード)
          4. 6.10.1.2.4 ADCの特性 (12 ビット シングルエンド モード)
          5. 6.10.1.2.5 ADCEXTSOC のタイミング要件
          6. 6.10.1.2.6 ADC 入力モデル
            1. 6.10.1.2.6.1 差動入力モデル パラメータ
            2. 6.10.1.2.6.2 シングルエンド入力モデルのパラメータ
          7. 6.10.1.2.7 ADC のタイミング図
            1. 6.10.1.2.7.1 12 ビット モードでの ADC タイミング (SYSCLK サイクル)
            2. 6.10.1.2.7.2 16 ビット モードでの ADC タイミング
        3. 6.10.1.3 温度センサの電気的データおよびタイミング
          1. 6.10.1.3.1 温度センサの電気的特性
      2. 6.10.2 コンパレータ・サブシステム (CMPSS)
        1. 6.10.2.1 CMPSS の電気的データおよびタイミング
          1. 6.10.2.1.1 コンパレータ電気的特性
          2. 6.10.2.1.2 CMPSS DAC の静的電気特性
      3. 6.10.3 バッファ付き D/A コンバータ (DAC)
        1. 6.10.3.1 バッファ付き DAC の電気的データおよびタイミング
          1. 6.10.3.1.1 バッファ付き DAC の電気的特性
        2. 6.10.3.2 CMPSS DAC の動的誤差
    11. 6.11 制御ペリフェラル
      1. 6.11.1 拡張キャプチャ (eCAP)
        1. 6.11.1.1 eCAP の電気的データおよびタイミング
          1. 6.11.1.1.1 eCAP のタイミング要件
          2. 6.11.1.1.2 eCAP のスイッチング特性
      2. 6.11.2 拡張パルス幅変調器 (ePWM)
        1. 6.11.2.1 制御ペリフェラルの同期
        2. 6.11.2.2 ePWM の電気的データおよびタイミング
          1. 6.11.2.2.1 ePWM のタイミング要件
          2. 6.11.2.2.2 ePWM のスイッチング特性
          3. 6.11.2.2.3 トリップ・ゾーン入力のタイミング
            1. 6.11.2.2.3.1 トリップ・ゾーン入力のタイミング要件
        3. 6.11.2.3 外部 ADC 変換開始の電気的データおよびタイミング
          1. 6.11.2.3.1 外部 ADC 変換開始のスイッチング特性
      3. 6.11.3 拡張直交エンコーダ・パルス (eQEP)
        1. 6.11.3.1 eQEP の電気的データおよびタイミング
          1. 6.11.3.1.1 eQEP のタイミング要件
          2. 6.11.3.1.2 eQEP のスイッチング特性
      4. 6.11.4 高分解能パルス幅変調器 (HRPWM)
        1. 6.11.4.1 GPIO の電気的データおよびタイミング
          1. 6.11.4.1.1 高分解能 PWM のタイミング要件
          2. 6.11.4.1.2 高分解能 PWM の特性
      5. 6.11.5 シグマ-デルタ・フィルタ・モジュール (SDFM)
        1. 6.11.5.1 SDFM の電気的データおよびタイミング (ASYNC を使用)
          1. 6.11.5.1.1 非同期 GPIO (ASYNC) オプション使用時の SDFM のタイミング要件
        2. 6.11.5.2 SDFM の電気的データおよびタイミング (3 サンプル GPIO 入力フィルタを使用)
          1. 6.11.5.2.1 GPIO 入力 フィルタ (3 サンプル ウィンドウ) オプションを使用した場合の SDFM タイミング要件
    12. 6.12 通信ペリフェラル
      1. 6.12.1 CAN (Controller Area Network)
      2. 6.12.2 I2C (Inter-Integrated Circuit)
        1. 6.12.2.1 I2C の電気的データおよびタイミング
          1. 6.12.2.1.1 I2C のタイミング要件
          2. 6.12.2.1.2 I2C のスイッチング特性
          3. 6.12.2.1.3 I2C タイミング図
      3. 6.12.3 マルチチャネル バッファ付きシリアル ポート (McBSP)
        1. 6.12.3.1 McBSP の電気的データおよびタイミング
          1. 6.12.3.1.1 McBSP の送信および受信タイミング
            1. 6.12.3.1.1.1 McBSP のタイミング要件
            2. 6.12.3.1.1.2 McBSP のスイッチング特性
          2. 6.12.3.1.2 SPI マスタまたはスレーブとしての McBSP タイミング
            1. 6.12.3.1.2.1 SPI マスタとしての McBSP タイミング要件
            2. 6.12.3.1.2.2 SPI マスタとしての McBSP スイッチング特性
            3. 6.12.3.1.2.3 SPI スレーブとしての McBSP タイミング要件
            4. 6.12.3.1.2.4 SPI スレーブとしての McBSP スイッチング特性
      4. 6.12.4 シリアル通信インターフェイス (SCI)
      5. 6.12.5 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 6.12.5.1 SPI の電気的データおよびタイミング
          1. 6.12.5.1.1 SPI マスタ・モードのタイミング
            1. 6.12.5.1.1.1 SPI マスタ・モードのタイミング要件
            2. 6.12.5.1.1.2 SPI マスタ モードのスイッチング特性 (クロック位相=0)
            3. 6.12.5.1.1.3 SPI マスタ モードのスイッチング特性 (クロック位相=1)
          2. 6.12.5.1.2 SPI スレーブ・モードのタイミング
            1. 6.12.5.1.2.1 SPI スレーブ・モードのタイミング要件
            2. 6.12.5.1.2.2 SPI スレーブ・モードのスイッチング特性
      6. 6.12.6 ユニバーサル・シリアル・バス (USB) コントローラ
        1. 6.12.6.1 USB の電気的データおよびタイミング
          1. 6.12.6.1.1 USB入力ポート DP および DM のタイミング要件
          2. 6.12.6.1.2 USB出力ポート DP および DM スイッチング特性
      7. 6.12.7 ユニバーサル・パラレル・ポート (uPP) インターフェイス
        1. 6.12.7.1 uPP の電気的データおよびタイミング
          1. 6.12.7.1.1 uPP のタイミング要件
          2. 6.12.7.1.2 uPP のスイッチング特性
  8. 7 詳細説明
    1. 7.1  概要
    2. 7.2  機能ブロック図
    3. 7.3  メモリ
      1. 7.3.1 C28x メモリ・マップ
      2. 7.3.2 フラッシュ メモリ マップ
      3. 7.3.3 EMIF チップ セレクト メモリ マップ
      4. 7.3.4 ペリフェラル・レジスタのメモリ・マップ
      5. 7.3.5 メモリ タイプ
        1. 7.3.5.1 専用RAM (Mx および Dx RAM)
        2. 7.3.5.2 ローカル共有 RAM (LSx RAM)
        3. 7.3.5.3 グローバル共有 RAM (GSx RAM)
        4. 7.3.5.4 CPU メッセージ RAM (CPU MSGRAM)
        5. 7.3.5.5 CLA メッセージ RAM (CLA MSGRAM)
    4. 7.4  識別
    5. 7.5  バス アーキテクチャ – ペリフェラル コネクティビティ
    6. 7.6  C28x プロセッサ
      1. 7.6.1 浮動小数点ユニット
      2. 7.6.2 三角関数演算ユニット (TMU)
      3. 7.6.3 ビタビ、複素演算、CRC ユニット II (VCU-II)
    7. 7.7  制御補償器アクセラレータ (CLA)
    8. 7.8  ダイレクト・メモリ・アクセス (DMA)
    9. 7.9  プロセッサ間通信モジュール
    10. 7.10 ブート ROM およびペリフェラル ブート
      1. 7.10.1 EMU ブートまたはエミュレーション・ブート
      2. 7.10.2 ウェイト・ブート・モード
      3. 7.10.3 ゲット モード
      4. 7.10.4 ブートローダが使用するペリフェラル・ピン
    11. 7.11 デュアル・コード・セキュリティ・モジュール
    12. 7.12 タイマ
    13. 7.13 ウォッチドッグ・タイマ付きノンマスカブル割り込み (NMIWD)
    14. 7.14 ウォッチドッグ
    15. 7.15 構成可能ロジック ブロック (CLB)
    16. 7.16 機能安全
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 アプリケーションと実装
    2. 8.2 デバイスの主な特長
    3. 8.3 アプリケーション情報
      1. 8.3.1 代表的なアプリケーション
        1. 8.3.1.1 サーボ・ドライブ制御モジュール
          1. 8.3.1.1.1 システム・ブロック図
          2. 8.3.1.1.2 サーボ ドライブ制御モジュールのリソース
        2. 8.3.1.2 ソーラー・マイクロ・インバータ
          1. 8.3.1.2.1 システム・ブロック図
          2. 8.3.1.2.2 ソーラー マイクロ インバータのリソース
        3. 8.3.1.3 オンボード充電器 (OBC)
          1. 8.3.1.3.1 システム・ブロック図
          2. 8.3.1.3.2 OBC の技術関連資料
        4. 8.3.1.4 EV 充電ステーション向けパワー・モジュール
          1. 8.3.1.4.1 システム ブロック図
          2. 8.3.1.4.2 EV 充電ステーション向けパワー モジュール資料
        5. 8.3.1.5 高電圧トラクション インバータ
          1. 8.3.1.5.1 システム ブロック図
          2. 8.3.1.5.2 高電圧トラクション インバータのリソース
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスおよび開発ツールの命名規則
    2. 9.2 マーキング
    3. 9.3 ツールとソフトウェア
    4. 9.4 ドキュメントのサポート
    5. 9.5 サポート・リソース
    6. 9.6 商標
    7. 9.7 静電気放電に関する注意事項
    8. 9.8 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報

5.2.1 信号の説明

表 5-1 信号の説明
端子I/O/Z(1)説明
名称多重化位置ZWT
ボール
番号		PTP
ピン
番号		PZP
ピン
番号
ADC、DAC、コンパレータの信号
VREFHIAV13719IADC-A の高い基準電圧。この電圧は、ピンに対して外部回路から駆動する必要があります。このピンには、12 ビット モードの場合 1μF 以上、16ビット モードの場合 22μF 以上のコンデンサを配置します。このコンデンサは、VREFHIA ピンと VREFLOA ピンの間で、できるだけデバイスに近い場所に配置する必要があります。
注：このピンには、外部に負荷を接続しないでください。
VREFHIBW55337IADC-B の高い基準電圧。この電圧は、ピンに対して外部回路から駆動する必要があります。このピンには、12 ビット モードの場合 1μF 以上、16ビット モードの場合 22μF 以上のコンデンサを配置します。このコンデンサは、VREFHIB ピンと VREFLOB ピンの間で、できるだけデバイスに近い場所に配置する必要があります。
注：このピンには、外部に負荷を接続しないでください。
VREFHICR135-IADC-C の高い基準電圧。この電圧は、ピンに対して外部回路から駆動する必要があります。このピンには、12 ビット モードの場合 1μF 以上、16ビット モードの場合 22μF 以上のコンデンサを配置します。このコンデンサは、VREFHIC ピンと VREFLOC ピンの間で、できるだけデバイスに近い場所に配置する必要があります。
注：このピンには、外部に負荷を接続しないでください。
VREFHIDV555-IADC-D の高い基準電圧。この電圧は、ピンに対して外部回路から駆動する必要があります。このピンには、12 ビット モードの場合 1μF 以上、16ビット モードの場合 22μF 以上のコンデンサを配置します。このコンデンサは、VREFHID ピンと VREFLOD ピンの間で、できるだけデバイスに近い場所に配置する必要があります。
注：このピンには、外部に負荷を接続しないでください。
VREFLOAR23317IADC-A の低い基準電圧。
PZP パッケージでは、ピン 17 は VSSA および VREFLOA の両方に内部接続されています。PZP パッケージでは、ピン 17 をシステム基板の VSSA に接続する必要があります。
VREFLOBV65034IADC-B の低い基準電圧
VREFLOCP232-IADC-C の低い基準電圧
VREFLODW651-IADC-D の低い基準電圧
ADCIN14T44426Iすべての ADC への入力 14。このピンは、汎用 ADCIN ピンとして使用できます。また、外部基準電圧からすべての ADC を (シングルエンドまたは差動) 一緒に較正するために使用することもできます。
CMPIN4PIコンパレータ 4 正入力
ADCIN15U44527Iすべての ADC への入力 15。このピンは、汎用 ADCIN ピンとして使用できます。また、外部基準電圧からすべての ADC を (シングルエンドまたは差動) 一緒に較正するために使用することもできます。
CMPIN4NIコンパレータ 4 負入力
ADCINA0U14325IADC-A 入力 0。このピンには、ADC 入力または DAC 出力モードの両方で 50kΩ の内部プルダウンが付いており、ディセーブルできません。
DACOUTAODAC-A 出力
ADCINA1T14224IADC-A 入力 1。このピンには、ADC 入力または DAC 出力モードの両方で 50kΩ の内部プルダウンが付いており、ディセーブルできません。
DACOUTBODAC-B 出力
ADCINA2U24123IADC-A 入力 2
CMPIN1PIコンパレータ 1 正入力
ADCINA3T24022IADC-A 入力 3
CMPIN1NIコンパレータ 1 負入力
ADCINA4U33921IADC-A 入力 4
CMPIN2PIコンパレータ 2 正入力
ADCINA5T33820IADC-A 入力 5
CMPIN2NIコンパレータ 2 負入力
ADCINB0V24628IADC-B入力 0。このピンには、ADC 入力または DAC 基準電圧モードの両方で VSSA に対して 100pF のコンデンサが付いており、ディセーブルすることはできません。このピンをオンチップ DAC のリファレンス電圧として使用する場合は、このピンに少なくとも 1μF のコンデンサを配置します。
VDACIオンチップ DAC の外部リファレンス電圧 (オプション)。このピンには、ADC 入力または DAC 基準電圧モードの両方で VSSA に対して 100pF のコンデンサが付いており、ディセーブルすることはできません。このピンをオンチップ DAC のリファレンス電圧として使用する場合は、このピンに少なくとも 1μF のコンデンサを配置します。
ADCINB1W24729IADC-B入力 1。このピンには、ADC 入力または DAC 出力モードの両方で 50kΩ の内部プルダウンが付いており、ディセーブルできません。
DACOUTCODAC-C 出力
ADCINB2V34830IADC-B 入力 2
CMPIN3PIコンパレータ 3 正入力
ADCINB3W34931IADC-B 入力 3
CMPIN3NIコンパレータ 3 負入力
ADCINB4V4-32IADC-B 入力 4
ADCINB5W4-33IADC-B 入力 5
ADCINC2R331-IADC-C 入力 2
CMPIN6PIコンパレータ 6 正入力
ADCINC3P330-IADC-C 入力 3
CMPIN6NIコンパレータ 6 負入力
ADCINC4R429-IADC-C 入力 4
CMPIN5PIコンパレータ 5 正入力
ADCINC5P4--IADC-C 入力 5
CMPIN5NIコンパレータ 5 負入力
ADCIND0T556-IADC-D 入力 0
CMPIN7PIコンパレータ 7 正入力
ADCIND1U557-IADC-D 入力 1
CMPIN7NIコンパレータ 7 負入力
ADCIND2T658-IADC-D 入力 2
CMPIN8PIコンパレータ 8 正入力
ADCIND3U659-IADC-D 入力 3
CMPIN8NIコンパレータ 8 負入力
ADCIND4T760-IADC-D 入力 4
ADCIND5U7--IADC-D 入力 5
GPIO およびペリフェラル信号
GPIO00、4、8、12C8160-I/O汎用入出力 0
EPWM1A1O拡張 PWM1 出力 A (HRPWM 対応)
SDAA6I/ODI2C-A データ オープン ドレイン双方向ポート
GPIO10、4、8、12D8161-I/O汎用入出力 1
EPWM1B1O拡張 PWM1 出力 B (HRPWM 対応)
MFSRB3I/OMcBSP-B 受信フレーム同期
SCLA6I/ODI2C-A クロック オープン ドレイン双方向ポート
GPIO20、4、8、12A716291I/O汎用入出力 2
EPWM2A1O拡張 PWM2 出力 A (HRPWM 対応)
OUTPUTXBAR15O出力クロスバーの出力 1
SDAB6I/ODI2C-B データ オープン ドレイン双方向ポート
GPIO30、4、8、12B716392I/O汎用入出力 3
EPWM2B1O拡張 PWM2 出力 B (HRPWM 対応)
OUTPUTXBAR22O出力クロスバーの出力 2
MCLKRB3I/OMcBSP-B 受信クロック
OUTPUTXBAR25O出力クロスバーの出力 2
SCLB6I/ODI2C-B クロック オープン ドレイン双方向ポート
GPIO40、4、8、12C716493I/O汎用入出力 4
EPWM3A1O拡張 PWM3 出力 A (HRPWM 対応)
OUTPUTXBAR35O出力クロスバーの出力 3
CANTXA6OCAN-A 送信
GPIO50、4、8、12D7165-I/O汎用入出力 5
EPWM3B1O拡張 PWM3 出力 B (HRPWM 対応)
MFSRA2I/OMcBSP-A 受信フレーム同期
OUTPUTXBAR33O出力クロスバーの出力 3
CANRXA6ICAN-A 受信
GPIO60、4、8、12A6166-I/O汎用入出力 6
EPWM4A1O拡張 PWM4 出力 A (HRPWM 対応)
OUTPUTXBAR42O出力クロスバーの出力 4
EXTSYNCOUT3O外部 ePWM 同期パルス出力
EQEP3A5I拡張 QEP3 入力 A
CANTXB6OCAN-B 送信
GPIO70、4、8、12B6167-I/O汎用入出力 7
EPWM4B1O拡張 PWM4 出力 B (HRPWM 対応)
MCLKRA2I/OMcBSP-A 受信クロック
OUTPUTXBAR53O出力クロスバーの出力 5
EQEP3B5I拡張 QEP3 入力 B
CANRXB6ICAN-B 受信
GPIO80、4、8、12G218-I/O汎用入出力 8
EPWM5A1O拡張 PWM5 出力 A (HRPWM 対応)
CANTXB2OCAN-B 送信
ADCSOCAO3O外部 ADC 用の ADC 変換開始 A 出力
EQEP3S5I/O拡張 QEP3 ストローブ
SCITXDA6OSCI-A 送信データ
GPIO90、4、8、12G319-I/O汎用入出力 9
EPWM5B1O拡張 PWM5 出力 B (HRPWM 対応)
SCITXDB2OSCI-B 送信データ
OUTPUTXBAR63O出力クロスバーの出力 6
EQEP3I5I/O拡張 QEP3 インデックス
SCIRXDA6ISCI-A 受信データ
GPIO100、4、8、12B21100I/O汎用入出力 10
EPWM6A1O拡張 PWM6 出力 A (HRPWM 対応)
CANRXB2ICAN-B 受信
ADCSOCBO3O外部 ADC 用の ADC 変換開始 B 出力
EQEP1A5I拡張 QEP1 入力 A
SCITXDB6OSCI-B 送信データ
UPP-WAIT15I/Oユニバーサル パラレル ポート ウェイト。転送中に、レシーバが一時停止を要求するためにアサートします。
GPIO110、4、8、12C121I/O汎用入出力 11
EPWM6B1O拡張 PWM6 出力 B (HRPWM 対応)
SCIRXDB2、6ISCI-B 受信データ
OUTPUTXBAR73O出力クロスバーの出力 7
EQEP1B5I拡張 QEP1 入力 B
UPP-START15I/Oユニバーサル パラレル ポート スタート。DMA ラインの開始時に、トランスミッタがアサートします。
GPIO120、4、8、12C243I/O汎用入出力 12
EPWM7A1O拡張 PWM7 出力 A (HRPWM 対応)
CANTXB2OCAN-B 送信
MDXB3OMcBSP-B 送信シリアル データ
EQEP1S5I/O拡張 QEP1 ストローブ
SCITXDC6OSCI-C 送信データ
UPP-ENA15I/Oユニバーサル パラレル ポート イネーブル。データ バスがアクティブになっている間、トランスミッタがアサートします。
GPIO130、4、8、12D154I/O汎用入出力 13
EPWM7B1O拡張 PWM7 出力 B (HRPWM 対応)
CANRXB2ICAN-B 受信
MDRB3IMcBSP-B 受信シリアル データ
EQEP1I5I/O拡張 QEP1 インデックス
SCIRXDC6ISCI-C 受信データ
UPP-D715I/Oユニバーサル パラレル ポート データ ライン 7
GPIO140、4、8、12D265I/O汎用入出力 14
EPWM8A1O拡張 PWM8 出力 A (HRPWM 対応)
SCITXDB2OSCI-B 送信データ
MCLKXB3I/OMcBSP-B 送信クロック
OUTPUTXBAR36O出力クロスバーの出力 3
UPP-D615I/Oユニバーサル パラレル ポート データ ライン 6
GPIO150、4、8、12D376I/O汎用入出力 15
EPWM8B1O拡張 PWM8 出力 B (HRPWM 対応)
SCIRXDB2ISCI-B 受信データ
MFSXB3I/OMcBSP-B 送信フレーム同期
OUTPUTXBAR46O出力クロスバーの出力 4
UPP-D515I/Oユニバーサル パラレル ポート データ ライン 5
GPIO160、4、8、12E187I/O汎用入出力 16
SPISIMOA1I/OSPI-A スレーブ入力、マスタ出力
CANTXB2OCAN-B 送信
OUTPUTXBAR73O出力クロスバーの出力 7
EPWM9A5O拡張 PWM9 出力 A
SD1_D17Iシグマ-デルタ 1 チャネル 1 データ入力
UPP-D415I/Oユニバーサル パラレル ポート データ ライン 4
GPIO170、4、8、12E298I/O汎用入出力 17
SPISOMIA1I/OSPI-A スレーブ出力、マスタ入力
CANRXB2ICAN-B 受信
OUTPUTXBAR83O出力クロスバーの出力 8
EPWM9B5O拡張 PWM9 出力 B
SD1_C17Iシグマ-デルタ 1 チャネル 1 クロック入力
UPP-D315I/Oユニバーサル パラレル ポート データ ライン 3
GPIO180、4、8、12E3109I/O汎用入出力 18
SPICLKA1I/OSPI-A クロック
SCITXDB2OSCI-B 送信データ
CANRXA3ICAN-A 受信
EPWM10A5O拡張 PWM10 出力 A
SD1_D27Iシグマ-デルタ 1 チャネル 2 データ入力
UPP-D215I/Oユニバーサル パラレル ポート データ ライン 2
GPIO190、4、8、12E41211I/O汎用入出力 19
SPISTEA1I/OSPI-A スレーブ送信イネーブル
SCIRXDB2ISCI-B 受信データ
CANTXA3OCAN-A 送信
EPWM10B5O拡張 PWM 10 出力 B
SD1_C27Iシグマ-デルタ 1 チャネル 2 クロック入力
UPP-D115I/Oユニバーサル パラレル ポート データ ライン 1
GPIO200、4、8、12F21312I/O汎用入出力 20
EQEP1A1I拡張 QEP1 入力 A
MDXA2OMcBSP-A 送信シリアル データ
CANTXB3OCAN-B 送信
EPWM11A5O拡張 PWM11 出力 A
SD1_D37Iシグマ-デルタ 1 チャネル 3 データ入力
UPP-D015I/Oユニバーサル パラレル ポート データ ライン 0
GPIO210、4、8、12F31413I/O汎用入出力 21
EQEP1B1I拡張 QEP1 入力 B
MDRA2IMcBSP-A 受信シリアル データ
CANRXB3ICAN-B 受信
EPWM11B5O拡張 PWM11 出力 B
SD1_C37Iシグマ-デルタ 1 チャネル 3 クロック入力
UPP-CLK15I/Oユニバーサル パラレル ポート送信クロック
GPIO220、4、8、12J422-I/O汎用入出力 22
EQEP1S1I/O拡張 QEP1 ストローブ
MCLKXA2I/OMcBSP-A 送信クロック
SCITXDB3OSCI-B 送信データ
EPWM12A5O拡張 PWM12 出力 A
SPICLKB6I/OSPI-B クロック
SD1_D47Iシグマ-デルタ 1 チャネル 4 データ入力
GPIO230、4、8、12K423-I/O汎用入出力 23
EQEP1I1I/O拡張 QEP1 インデックス
MFSXA2I/OMcBSP-A 送信フレーム同期
SCIRXDB3ISCI-B 受信データ
EPWM12B5O拡張 PWM12 出力 B
SPISTEB6I/OSPI-B スレーブ送信イネーブル
SD1_C47Iシグマ-デルタ 1 チャネル 4 クロック入力
GPIO240、4、8、12K324-I/O汎用入出力 24
OUTPUTXBAR11O出力クロスバーの出力 1
EQEP2A2I拡張 QEP2 入力 A
MDXB3OMcBSP-B 送信シリアル データ
SPISIMOB6I/OSPI-B スレーブ入力、マスタ出力
SD2_D17Iシグマ-デルタ 2 チャネル 1 データ入力
GPIO250、4、8、12K225-I/O汎用入出力 25
OUTPUTXBAR21O出力クロスバーの出力 2
EQEP2B2I拡張 QEP2 入力 B
MDRB3IMcBSP-B 受信シリアル データ
SPISOMIB6I/OSPI-B スレーブ出力、マスタ入力
SD2_C17Iシグマ-デルタ 2 チャネル 1 クロック入力
GPIO260、4、8、12K127-I/O汎用入出力 26
OUTPUTXBAR31O出力クロスバーの出力 3
EQEP2I2I/O拡張 QEP2 インデックス
MCLKXB3I/OMcBSP-B 送信クロック
OUTPUTXBAR35O出力クロスバーの出力 3
SPICLKB6I/OSPI-B クロック
SD2_D27Iシグマ-デルタ 2 チャネル 2 データ入力
GPIO270、4、8、12L128-I/O汎用入出力 27
OUTPUTXBAR41O出力クロスバーの出力 4
EQEP2S2I/O拡張 QEP2 ストローブ
MFSXB3I/OMcBSP-B 送信フレーム同期
OUTPUTXBAR45O出力クロスバーの出力 4
SPISTEB6I/OSPI-B スレーブ送信イネーブル
SD2_C27Iシグマ-デルタ 2 チャネル 2 クロック入力
GPIO280、4、8、12V1164-I/O汎用入出力 28
SCIRXDA1ISCI-A 受信データ
EM1CS42O外部メモリ インターフェイス 1 チップ セレクト 4
OUTPUTXBAR55O出力クロスバーの出力 5
EQEP3A6I拡張 QEP3 入力 A
SD2_D37Iシグマ-デルタ 2 チャネル 3 データ入力
GPIO290、4、8、12W1165-I/O汎用入出力 29
SCITXDA1OSCI-A 送信データ
EM1SDCKE2O外部メモリ インターフェイス 1 SDRAM クロック イネーブル
OUTPUTXBAR65O出力クロスバーの出力 6
EQEP3B6I拡張 QEP3 入力 B
SD2_C37Iシグマ-デルタ 2 チャネル 3 クロック入力
GPIO300、4、8、12T1163-I/O汎用入出力 30
CANRXA1ICAN-A 受信
EM1CLK2O外部メモリ インターフェイス 1 クロック
OUTPUTXBAR75O出力クロスバーの出力 7
EQEP3S6I/O拡張 QEP3 ストローブ
SD2_D47Iシグマ-デルタ 2 チャネル 4 データ入力
GPIO310、4、8、12U1166-I/O汎用入出力 31
CANTXA1OCAN-A 送信
EM1WE2O外部メモリ インターフェイス 1 書き込みイネーブル
OUTPUTXBAR85O出力クロスバーの出力 8
EQEP3I6I/O拡張 QEP3 インデックス
SD2_C47Iシグマ-デルタ 2 チャネル 4 クロック入力
GPIO320、4、8、12U1367-I/O汎用入出力 32
SDAA1I/ODI2C-A データ オープン ドレイン双方向ポート
EM1CS02O外部メモリ インターフェイス 1 チップ セレクト 0
GPIO330、4、8、12T1369-I/O汎用入出力 33
SCLA1I/ODI2C-A クロック オープン ドレイン双方向ポート
EM1RNW2O外部メモリ インターフェイス 1 読み取り、非書き込み
GPIO340、4、8、12U1470-I/O汎用入出力 34
OUTPUTXBAR11O出力クロスバーの出力 1
EM1CS22O外部メモリ インターフェイス 1 チップ セレクト 2
SDAB6I/ODI2C-B データ オープン ドレイン双方向ポート
GPIO350、4、8、12T1471-I/O汎用入出力 35
SCIRXDA1ISCI-A 受信データ
EM1CS32O外部メモリ インターフェイス 1 チップ セレクト 3
SCLB6I/ODI2C-B クロック オープン ドレイン双方向ポート
GPIO360、4、8、12V1683-I/O汎用入出力 36
SCITXDA1OSCI-A 送信データ
EM1WAIT2I外部メモリ インターフェイス 1 非同期 SRAM ウェイト
CANRXA6ICAN-A 受信
GPIO370、4、8、12U1684-I/O汎用入出力 37
OUTPUTXBAR21O出力クロスバーの出力 2
EM1OE2O外部メモリ インターフェイス 1 出力イネーブル
CANTXA6OCAN-A 送信
GPIO380、4、8、12T1685-I/O汎用入出力 38
EM1A02O外部メモリ インターフェイス 1 アドレス ライン 0
SCITXDC5OSCI-C 送信データ
CANTXB6OCAN-B 送信
GPIO390、4、8、12W1786-I/O汎用入出力 39
EM1A12O外部メモリ インターフェイス 1 アドレス ライン 1
SCIRXDC5ISCI-C 受信データ
CANRXB6ICAN-B 受信
GPIO400、4、8、12V1787-I/O汎用入出力 40
EM1A22O外部メモリ インターフェイス 1 アドレス ライン 2
SDAB6I/ODI2C-B データ オープン ドレイン双方向ポート
GPIO410、4、8、12U178951I/O汎用入出力 41ハイバネーション低消費電力モードを使用するアプリケーションでは、このピンは、GPIOHIBWAKE信号として機能します。詳細については、『TMS320F2837xD デュアルコア リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』 の「システム制御」の章にある「低消費電力モード」セクションを参照してください。
EM1A32O外部メモリ インターフェイス 1 アドレス ライン 3
SCLB6I/ODI2C-B クロック オープン ドレイン双方向ポート
GPIO420、4、8、12D1913073I/O汎用入出力 42
SDAA6I/ODI2C-A データ オープン ドレイン双方向ポート
SCITXDA15OSCI-A 送信データ
USB0DMアナログI/OUSB PHY 差動データ
GPIO430、4、8、12C1913174I/O汎用入出力 43
SCLA6I/ODI2C-A クロック オープン ドレイン双方向ポート
SCIRXDA15ISCI-A 受信データ
USB0DPアナログI/OUSB PHY 差動データ
GPIO440、4、8、12K18113-I/O汎用入出力 44
EM1A42O外部メモリ インターフェイス 1 アドレス ライン 4
GPIO450、4、8、12K19115-I/O汎用入出力 45
EM1A52O外部メモリ インターフェイス 1 アドレス ライン 5
GPIO460、4、8、12E19128-I/O汎用入出力 46
EM1A62O外部メモリ インターフェイス 1 アドレス ライン 6
SCIRXDD6ISCI-D 受信データ
GPIO470、4、8、12E18129-I/O汎用入出力 47
EM1A72O外部メモリ インターフェイス 1 アドレス ライン 7
SCITXDD6OSCI-D 送信データ
GPIO480、4、8、12R1690-I/O汎用入出力 48
OUTPUTXBAR31O出力クロスバーの出力 3
EM1A82O外部メモリ インターフェイス 1 アドレス ライン 8
SCITXDA6OSCI-A 送信データ
SD1_D17Iシグマ-デルタ 1 チャネル 1 データ入力
GPIO490、4、8、12R1793-I/O汎用入出力 49
OUTPUTXBAR41O出力クロスバーの出力 4
EM1A92O外部メモリ インターフェイス 1 アドレス ライン 9
SCIRXDA6ISCI-A 受信データ
SD1_C17Iシグマ-デルタ 1 チャネル 1 クロック入力
GPIO500、4、8、12R1894-I/O汎用入出力 50
EQEP1A1I拡張 QEP1 入力 A
EM1A102O外部メモリ インターフェイス 1 アドレス ライン 10
SPISIMOC6I/OSPI-C スレーブ入力、マスタ出力
SD1_D27Iシグマ-デルタ 1 チャネル 2 データ入力
GPIO510、4、8、12R1995-I/O汎用入出力 51
EQEP1B1I拡張 QEP1 入力 B
EM1A112O外部メモリ インターフェイス 1 アドレス ライン 11
SPISOMIC6I/OSPI-C スレーブ出力、マスタ入力
SD1_C27Iシグマ-デルタ 1 チャネル 2 クロック入力
GPIO520、4、8、12P1696-I/O汎用入出力 52
EQEP1S1I/O拡張 QEP1 ストローブ
EM1A122O外部メモリ インターフェイス 1 アドレス ライン 12
SPICLKC6I/OSPI-C クロック
SD1_D37Iシグマ-デルタ 1 チャネル 3 データ入力
GPIO530、4、8、12P1797-I/O汎用入出力 53
EQEP1I1I/O拡張 QEP1 インデックス
EM1D312I/O外部メモリ インターフェイス 1 データ ライン 31
EM2D153I/O外部メモリ インターフェイス 2 データ ライン 15
SPISTEC6I/OSPI-C スレーブ送信イネーブル
SD1_C37Iシグマ-デルタ 1 チャネル 3 クロック入力
GPIO540、4、8、12P1898-I/O汎用入出力 54
SPISIMOA1I/OSPI-A スレーブ入力、マスタ出力
EM1D302I/O外部メモリ インターフェイス 1 データ ライン 30
EM2D143I/O外部メモリ インターフェイス 2 データ ライン 14
EQEP2A5I拡張 QEP2 入力 A
SCITXDB6OSCI-B 送信データ
SD1_D47Iシグマ-デルタ 1 チャネル 4 データ入力
GPIO550、4、8、12P19100-I/O汎用入出力 55
SPISOMIA1I/OSPI-A スレーブ出力、マスタ入力
EM1D292I/O外部メモリ インターフェイス 1 データ ライン 29
EM2D133I/O外部メモリ インターフェイス 2 データ ライン 13
EQEP2B5I拡張 QEP2 入力 B
SCIRXDB6ISCI-B 受信データ
SD1_C47Iシグマ-デルタ 1 チャネル 4 クロック入力
GPIO560、4、8、12N16101-I/O汎用入出力 56
SPICLKA1I/OSPI-A クロック
EM1D282I/O外部メモリ インターフェイス 1 データ ライン 28
EM2D123I/O外部メモリ インターフェイス 2 データ ライン 12
EQEP2S5I/O拡張 QEP2 ストローブ
SCITXDC6OSCI-C 送信データ
SD2_D17Iシグマ-デルタ 2 チャネル 1 データ入力
GPIO570、4、8、12N18102-I/O汎用入出力 57
SPISTEA1I/OSPI-A スレーブ送信イネーブル
EM1D272I/O外部メモリ インターフェイス 1 データ ライン 27
EM2D113I/O外部メモリ インターフェイス 2 データ ライン 11
EQEP2I5I/O拡張 QEP2 インデックス
SCIRXDC6ISCI-C 受信データ
SD2_C17Iシグマ-デルタ 2 チャネル 1 クロック入力
GPIO580、4、8、12N1710352I/O汎用入出力 58
MCLKRA1I/OMcBSP-A 受信クロック
EM1D262I/O外部メモリ インターフェイス 1 データ ライン 26
EM2D103I/O外部メモリ インターフェイス 2 データ ライン 10
OUTPUTXBAR15O出力クロスバーの出力 1
SPICLKB6I/OSPI-B クロック
SD2_D27Iシグマ-デルタ 2 チャネル 2 データ入力
SPISIMOA15I/OSPI-A スレーブ入力、マスタ出力(2)
GPIO590、4、8、12M1610453I/O汎用入出力 59(3)
MFSRA1I/OMcBSP-A 受信フレーム同期
EM1D252I/O外部メモリ インターフェイス 1 データ ライン 25
EM2D93I/O外部メモリ インターフェイス 2 データ ライン 9
OUTPUTXBAR25O出力クロスバーの出力 2
SPISTEB6I/OSPI-B スレーブ送信イネーブル
SD2_C27Iシグマ-デルタ 2 チャネル 2 クロック入力
SPISOMIA15I/OSPI-A スレーブ出力、マスタ入力(2)
GPIO600、4、8、12M1710554I/O汎用入出力 60
MCLKRB1I/OMcBSP-B 受信クロック
EM1D242I/O外部メモリ インターフェイス 1 データ ライン 24
EM2D83I/O外部メモリ インターフェイス 2 データ ライン 8
OUTPUTXBAR35O出力クロスバーの出力 3
SPISIMOB6I/OSPI-B スレーブ入力、マスタ出力
SD2_D37Iシグマ-デルタ 2 チャネル 3 データ入力
SPICLKA15I/OSPI-A クロック(2)
GPIO610、4、8、12L1610756I/O汎用入出力 61(3)
MFSRB1I/OMcBSP-B 受信フレーム同期
EM1D232I/O外部メモリ インターフェイス 1 データ ライン 23
EM2D73I/O外部メモリ インターフェイス 2 データ ライン 7
OUTPUTXBAR45O出力クロスバーの出力 4
SPISOMIB6I/OSPI-B スレーブ出力、マスタ入力
SD2_C37Iシグマ-デルタ 2 チャネル 3 クロック入力
SPISTEA15I/OSPI-A スレーブ送信イネーブル(2)
GPIO620、4、8、12J1710857I/O汎用入出力 62
SCIRXDC1ISCI-C 受信データ
EM1D222I/O外部メモリ インターフェイス 1 データ ライン 22
EM2D63I/O外部メモリ インターフェイス 2 データ ライン 6
EQEP3A5I拡張 QEP3 入力 A
CANRXA6ICAN-A 受信
SD2_D47Iシグマ-デルタ 2 チャネル 4 データ入力
GPIO630、4、8、12J1610958I/O汎用入出力 63
SCITXDC1OSCI-C 送信データ
EM1D212I/O外部メモリ インターフェイス 1 データ ライン 21
EM2D53I/O外部メモリ インターフェイス 2 データ ライン 5
EQEP3B5I拡張 QEP3 入力 B
CANTXA6OCAN-A 送信
SD2_C47Iシグマ-デルタ 2 チャネル 4 クロック入力
SPISIMOB15I/OSPI-B スレーブ入力、マスタ出力(2)
GPIO640、4、8、12L1711059I/O汎用入出力 64(3)
EM1D202I/O外部メモリ インターフェイス 1 データ ライン 20
EM2D43I/O外部メモリ インターフェイス 2 データ ライン 4
EQEP3S5I/O拡張 QEP3 ストローブ
SCIRXDA6ISCI-A 受信データ
SPISOMIB15I/OSPI-B スレーブ出力、マスタ入力(2)
GPIO650、4、8、12K1611160I/O汎用入出力 65
EM1D192I/O外部メモリ インターフェイス 1 データ ライン 19
EM2D33I/O外部メモリ インターフェイス 2 データ ライン 3
EQEP3I5I/O拡張 QEP3 インデックス
SCITXDA6OSCI-A 送信データ
SPICLKB15I/OSPI-B クロック(2)
GPIO660、4、8、12K1711261I/O汎用入出力 66(3)
EM1D182I/O外部メモリ インターフェイス 1 データ ライン 18
EM2D23I/O外部メモリ インターフェイス 2 データ ライン 2
SDAB6I/ODI2C-B データ オープン ドレイン双方向ポート
SPISTEB15I/OSPI-B スレーブ送信イネーブル(2)
GPIO670、4、8、12B19132-I/O汎用入出力 67
EM1D172I/O外部メモリ インターフェイス 1 データ ライン 17
EM2D13I/O外部メモリ インターフェイス 2 データ ライン 1
GPIO680、4、8、12C18133-I/O汎用入出力 68
EM1D162I/O外部メモリ インターフェイス 1 データ ライン 16
EM2D03I/O外部メモリ インターフェイス 2 データ ライン 0
GPIO690、4、8、12B1813475I/O汎用入出力 69
EM1D152I/O外部メモリ インターフェイス 1 データ ライン 15
SCLB6I/ODI2C-B クロック オープン ドレイン双方向ポート
SPISIMOC15I/OSPI-C スレーブ入力、マスタ出力(2)
GPIO700、4、8、12A1713576I/O汎用入出力 70(3)
EM1D142I/O外部メモリ インターフェイス 1 データ ライン 14
CANRXA5ICAN-A 受信
SCITXDB6OSCI-B 送信データ
SPISOMIC15I/OSPI-C スレーブ出力、マスタ入力(2)
GPIO710、4、8、12B1713677I/O汎用入出力 71
EM1D132I/O外部メモリ インターフェイス 1 データ ライン 13
CANTXA5OCAN-A 送信
SCIRXDB6ISCI-B 受信データ
SPICLKC15I/OSPI-C クロック(2)
GPIO720、4、8、12B1613980I/O汎用入出力72。(3)これは工場出荷時デフォルトのブート モード選択ピン 1 です。
EM1D122I/O外部メモリ インターフェイス 1 データ ライン 12
CANTXB5OCAN-B 送信
SCITXDC6OSCI-C 送信データ
SPISTEC15I/OSPI-C スレーブ送信イネーブル(2)
GPIO730、4、8、12A1614081I/O汎用入出力 73
EM1D112I/O外部メモリ インターフェイス 1 データ ライン 11
XCLKOUT3O/Z外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力します。クロック信号は、CLKSRCCTL3.XCLKOUTSEL ビット フィールドを使用して選択し、分周比は、XCLKOUTDIVSEL.XCLKOUTDIV ビット フィールドを使用して選択します。
CANRXB5ICAN-B 受信
SCIRXDC6ISCI-C 受信
GPIO740、4、8、12C17141-I/O汎用入出力 74
EM1D102I/O外部メモリ インターフェイス 1 データ ライン 10
GPIO750、4、8、12D16142-I/O汎用入出力 75
EM1D92I/O外部メモリ インターフェイス 1 データ ライン 9
GPIO760、4、8、12C16143-I/O汎用入出力 76
EM1D82I/O外部メモリ インターフェイス 1 データ ライン 8
SCITXDD6OSCI-D 送信データ
GPIO770、4、8、12A15144-I/O汎用入出力 77
EM1D72I/O外部メモリ インターフェイス 1 データ ライン 7
SCIRXDD6ISCI-D 受信データ
GPIO780、4、8、12B1514582I/O汎用入出力 78
EM1D62I/O外部メモリ インターフェイス 1 データ ライン 6
EQEP2A6I拡張 QEP2 入力 A
GPIO790、4、8、12C15146-I/O汎用入出力 79
EM1D52I/O外部メモリ インターフェイス 1 データ ライン 5
EQEP2B6I拡張 QEP2 入力 B
GPIO800、4、8、12D15148-I/O汎用入出力 80
EM1D42I/O外部メモリ インターフェイス 1 データ ライン 4
EQEP2S6I/O拡張 QEP2 ストローブ
GPIO810、4、8、12A14149-I/O汎用入出力 81
EM1D32I/O外部メモリ インターフェイス 1 データ ライン 3
EQEP2I6I/O拡張 QEP2 インデックス
GPIO820、4、8、12B14150-I/O汎用入出力 82
EM1D22I/O外部メモリ インターフェイス 1 データ ライン 2
GPIO830、4、8、12C14151-I/O汎用入出力 83
EM1D12I/O外部メモリ インターフェイス 1 データ ライン 1
GPIO840、4、8、12A1115485I/O汎用入出力 84これは工場出荷時デフォルトのブート モード選択ピン 0 です。
SCITXDA5OSCI-A 送信データ
MDXB6OMcBSP-B 送信シリアル データ
MDXA15OMcBSP-A 送信シリアル データ
GPIO850、4、8、12B1115586I/O汎用入出力 85
EM1D02I/O外部メモリ インターフェイス 1 データ ライン 0
SCIRXDA5ISCI-A 受信データ
MDRB6IMcBSP-B 受信シリアル データ
MDRA15IMcBSP-A 受信シリアル データ
GPIO860、4、8、12C1115687I/O汎用入出力 86
EM1A132O外部メモリ インターフェイス 1 アドレス ライン 13
EM1CAS3O外部メモリ インターフェイス 1 列アドレス ストローブ
SCITXDB5OSCI-B 送信データ
MCLKXB6I/OMcBSP-B 送信クロック
MCLKXA15I/OMcBSP-A 送信クロック
GPIO870、4、8、12D1115788I/O汎用入出力 87
EM1A142O外部メモリ インターフェイス 1 アドレス ライン 14
EM1RAS3O外部メモリ インターフェイス、1 行のアドレス ストローブ
SCIRXDB5ISCI-B 受信データ
MFSXB6I/OMcBSP-B 送信フレーム同期
MFSXA15I/OMcBSP-A 送信フレーム同期
GPIO880、4、8、12C6170-I/O汎用入出力 88
EM1A152O外部メモリ インターフェイス 1 アドレス ライン 15
EM1DQM03O外部メモリ インターフェイス 1 のバイト 0 入力 / 出力マスク
GPIO890、4、8、12D617196I/O汎用入出力 89
EM1A162O外部メモリ インターフェイス 1 アドレス ライン 16
EM1DQM13O外部メモリ インターフェイス 1 のバイト 1 入力 / 出力マスク
SCITXDC6OSCI-C 送信データ
GPIO900、4、8、12A517297I/O汎用入出力 90
EM1A172O外部メモリ インターフェイス 1 アドレス ライン 17
EM1DQM23O外部メモリ インターフェイス 1 のバイト 2 入力 / 出力マスク
SCIRXDC6ISCI-C 受信データ
GPIO910、4、8、12B517398I/O汎用入出力 91
EM1A182O外部メモリ インターフェイス 1 アドレス ライン 18
EM1DQM33O外部メモリ インターフェイス 1 のバイト 3 入力 / 出力マスク
SDAA6I/ODI2C-A データ オープン ドレイン双方向ポート
GPIO920、4、8、12A417499I/O汎用入出力 92
EM1A192O外部メモリ インターフェイス 1 アドレス ライン 19
EM1BA13O外部メモリ インターフェイス 1 バンク アドレス 1
SCLA6I/ODI2C-A クロック オープン ドレイン双方向ポート
GPIO930、4、8、12B4175-I/O汎用入出力 93
EM1BA03O外部メモリ インターフェイス 1 バンク アドレス 0
SCITXDD6OSCI-D 送信データ
GPIO940、4、8、12A3176-I/O汎用入出力 94
SCIRXDD6ISCI-D 受信データ
GPIO950、4、8、12B3--I/O汎用入出力 95
GPIO960、4、8、12C3--I/O汎用入出力 96
EM2DQM13O外部メモリ インターフェイス 2 のバイト 1 入力 / 出力マスク
EQEP1A5I拡張 QEP1 入力 A
GPIO970、4、8、12A2--I/O汎用入出力 97
EM2DQM03O外部メモリ インターフェイス 2 のバイト 0 入力 / 出力マスク
EQEP1B5I拡張 QEP1 入力 B
GPIO980、4、8、12F1--I/O汎用入出力 98
EM2A03O外部メモリ インターフェイス 2 アドレス ライン 0
EQEP1S5I/O拡張 QEP1 ストローブ
GPIO990、4、8、12G11714I/O汎用入出力 99
EM2A13O外部メモリ インターフェイス 2 アドレス ライン 1
EQEP1I5I/O拡張 QEP1 インデックス
GPIO1000、4、8、12H1--I/O汎用入出力 100
EM2A23O外部メモリ インターフェイス 2 アドレス ライン 2
EQEP2A5I拡張 QEP2 入力 A
SPISIMOC6I/OSPI-C スレーブ入力、マスタ出力
GPIO1010、4、8、12H2--I/O汎用入出力 101
EM2A33O外部メモリ インターフェイス 2 アドレス ライン 3
EQEP2B5I拡張 QEP2 入力 B
SPISOMIC6I/OSPI-C スレーブ出力、マスタ入力
GPIO1020、4、8、12H3--I/O汎用入出力 102
EM2A43O外部メモリ インターフェイス 2 アドレス ライン 4
EQEP2S5I/O拡張 QEP2 ストローブ
SPICLKC6I/OSPI-C クロック
GPIO1030、4、8、12J1--I/O汎用入出力 103
EM2A53O外部メモリ インターフェイス 2 アドレス ライン 5
EQEP2I5I/O拡張 QEP2 インデックス
SPISTEC6I/OSPI-C スレーブ送信イネーブル
GPIO1040、4、8、12J2--I/O汎用入出力 104
SDAA1I/ODI2C-A データ オープン ドレイン双方向ポート
EM2A63O外部メモリ インターフェイス 2 アドレス ライン 6
EQEP3A5I拡張 QEP3 入力 A
SCITXDD6OSCI-D 送信データ
GPIO1050、4、8、12J3--I/O汎用入出力 105
SCLA1I/ODI2C-A クロック オープン ドレイン双方向ポート
EM2A73O外部メモリ インターフェイス 2 アドレス ライン 7
EQEP3B5I拡張 QEP3 入力 B
SCIRXDD6ISCI-D 受信データ
GPIO1060、4、8、12L2--I/O汎用入出力 106
EM2A83O外部メモリ インターフェイス 2 アドレス ライン 8
EQEP3S5I/O拡張 QEP3 ストローブ
SCITXDC6OSCI-C 送信データ
GPIO1070、4、8、12L3--I/O汎用入出力 107
EM2A93O外部メモリ インターフェイス 2 アドレス ライン 9
EQEP3I5I/O拡張 QEP3 インデックス
SCIRXDC6ISCI-C 受信データ
GPIO1080、4、8、12L4--I/O汎用入出力 108
EM2A103O外部メモリ インターフェイス 2 アドレス ライン 10
GPIO1090、4、8、12N2--I/O汎用入出力 109
EM2A113O外部メモリ インターフェイス 2 アドレス ライン 11
GPIO1100、4、8、12M2--I/O汎用入出力 110
EM2WAIT3I外部メモリ インターフェイス 2 非同期 SRAM ウェイト
GPIO1110、4、8、12M4--I/O汎用入出力 111
EM2BA03O外部メモリ インターフェイス 2 バンク アドレス 0
GPIO1120、4、8、12M3--I/O汎用入出力 112
EM2BA13O外部メモリ インターフェイス 2 バンク アドレス 1
GPIO1130、4、8、12N4--I/O汎用入出力 113
EM2CAS3O外部メモリ インターフェイス 2 列アドレス ストローブ
GPIO1140、4、8、12N3--I/O汎用入出力 114
EM2RAS3O外部メモリ インターフェイス、2 行のアドレス ストローブ
GPIO1150、4、8、12V12--I/O汎用入出力 115
EM2CS03O外部メモリ インターフェイス 2 チップ セレクト 0
GPIO1160、4、8、12W10--I/O汎用入出力 116
EM2CS23O外部メモリ インターフェイス 2 チップ セレクト 2
GPIO1170、4、8、12U12--I/O汎用入出力 117
EM2SDCKE3O外部メモリ インターフェイス 2 SDRAM クロック イネーブル
GPIO1180、4、8、12T12--I/O汎用入出力 118
EM2CLK3O外部メモリ インターフェイス 2 クロック
GPIO1190、4、8、12T15--I/O汎用入出力 119
EM2RNW3O外部メモリ インターフェイス 2 読み取り、非書き込み
GPIO1200、4、8、12U15--I/O汎用入出力 120
EM2WE3O外部メモリ インターフェイス 2 書き込みイネーブル
USB0PFLT15I/OUSB外部レギュレータの電源障害インジケータ
GPIO1210、4、8、12W16--I/O汎用入出力 121
EM2OE3O外部メモリ インターフェイス 2 出力イネーブル
USB0EPEN15I/OUSB外部レギュレータ イネーブル
GPIO1220、4、8、12T8--I/O汎用入出力 122
SPISIMOC6I/OSPI-C スレーブ入力、マスタ出力
SD1_D17Iシグマ-デルタ 1 チャネル 1 データ入力
GPIO1230、4、8、12U8--I/O汎用入出力 123
SPISOMIC6I/OSPI-C スレーブ出力、マスタ入力
SD1_C17Iシグマ-デルタ 1 チャネル 1 クロック入力
GPIO1240、4、8、12V8--I/O汎用入出力 124
SPICLKC6I/OSPI-C クロック
SD1_D27Iシグマ-デルタ 1 チャネル 2 データ入力
GPIO1250、4、8、12T9--I/O汎用入出力 125
SPISTEC6I/OSPI-C スレーブ送信イネーブル
SD1_C27Iシグマ-デルタ 1 チャネル 2 クロック入力
GPIO1260、4、8、12U9--I/O汎用入出力 126
SD1_D37Iシグマ-デルタ 1 チャネル 3 データ入力
GPIO1270、4、8、12V9--I/O汎用入出力 127
SD1_C37Iシグマ-デルタ 1 チャネル 3 クロック入力
GPIO1280、4、8、12W9--I/O汎用入出力 128
SD1_D47Iシグマ-デルタ 1 チャネル 4 データ入力
GPIO1290、4、8、12T10--I/O汎用入出力 129
SD1_C47Iシグマ-デルタ 1 チャネル 4 クロック入力
GPIO1300、4、8、12U10--I/O汎用入出力 130
SD2_D17Iシグマ-デルタ 2 チャネル 1 データ入力
GPIO1310、4、8、12V10--I/O汎用入出力 131
SD2_C17Iシグマ-デルタ 2 チャネル 1 クロック入力
GPIO1320、4、8、12W18--I/O汎用入出力 132
SD2_D27Iシグマ-デルタ 2 チャネル 2 データ入力
GPIO133/AUXCLKIN0、4、8、12G18118-I/O汎用入出力 133USB モジュールで出力を使用する補助フェーズ ロック ループ (AUXPLL) に対して、この GPIO ピンの AUXCLKIN 機能を使って、シングルエンドの 3.3V レベル クロック信号を供給できます。AUXCLKIN クロックは、CAN モジュールにも使用できます。
SD2_C27Iシグマ-デルタ 2 チャネル 2 クロック入力
GPIO1340、4、8、12V18--I/O汎用入出力 134
SD2_D37Iシグマ-デルタ 2 チャネル 3 データ入力
GPIO1350、4、8、12U18--I/O汎用入出力 135
SCITXDA6OSCI-A 送信データ
SD2_C37Iシグマ-デルタ 2 チャネル 3 クロック入力
GPIO1360、4、8、12T17--I/O汎用入出力 136
SCIRXDA6ISCI-A 受信データ
SD2_D47Iシグマ-デルタ 2 チャネル 4 データ入力
GPIO1370、4、8、12T18--I/O汎用入出力 137
SCITXDB6OSCI-B 送信データ
SD2_C47Iシグマ-デルタ 2 チャネル 4 クロック入力
GPIO1380、4、8、12T19--I/O汎用入出力 138
SCIRXDB6ISCI-B 受信データ
GPIO1390、4、8、12N19--I/O汎用入出力 139
SCIRXDC6ISCI-C 受信データ
GPIO1400、4、8、12M19--I/O汎用入出力 140
SCITXDC6OSCI-C 送信データ
GPIO1410、4、8、12M18--I/O汎用入出力 141
SCIRXDD6ISCI-D 受信データ
GPIO1420、4、8、12L19--I/O汎用入出力 142
SCITXDD6OSCI-D 送信データ
GPIO1430、4、8、12F18--I/O汎用入出力 143
GPIO1440、4、8、12F17--I/O汎用入出力 144
GPIO1450、4、8、12E17--I/O汎用入出力 145
EPWM1A1O拡張 PWM1 出力 A (HRPWM 対応)
GPIO1460、4、8、12D18--I/O汎用入出力 146
EPWM1B1O拡張 PWM1 出力 B (HRPWM 対応)
GPIO1470、4、8、12D17--I/O汎用入出力 147
EPWM2A1O拡張 PWM2 出力 A (HRPWM 対応)
GPIO1480、4、8、12D14--I/O汎用入出力 148
EPWM2B1O拡張 PWM2 出力 B (HRPWM 対応)
GPIO1490、4、8、12A13--I/O汎用入出力 149
EPWM3A1O拡張 PWM3 出力 A (HRPWM 対応)
GPIO1500、4、8、12B13--I/O汎用入出力 150
EPWM3B1O拡張 PWM3 出力 B (HRPWM 対応)
GPIO1510、4、8、12C13--I/O汎用入出力 151
EPWM4A1O拡張 PWM4 出力 A (HRPWM 対応)
GPIO1520、4、8、12D13--I/O汎用入出力 152
EPWM4B1O拡張 PWM4 出力 B (HRPWM 対応)
GPIO1530、4、8、12A12--I/O汎用入出力 153
EPWM5A1O拡張 PWM5 出力 A (HRPWM 対応)
GPIO1540、4、8、12B12--I/O汎用入出力 154
EPWM5B1O拡張 PWM5 出力 B (HRPWM 対応)
GPIO1550、4、8、12C12--I/O汎用入出力 155
EPWM6A1O拡張 PWM6 出力 A (HRPWM 対応)
GPIO1560、4、8、12D12--I/O汎用入出力 156
EPWM6B1O拡張 PWM6 出力 B (HRPWM 対応)
GPIO1570、4、8、12B10--I/O汎用入出力 157
EPWM7A1O拡張 PWM7 出力 A (HRPWM 対応)
GPIO1580、4、8、12C10--I/O汎用入出力 158
EPWM7B1O拡張 PWM7 出力 B (HRPWM 対応)
GPIO1590、4、8、12D10--I/O汎用入出力 159
EPWM8A1O拡張 PWM8 出力 A (HRPWM 対応)
GPIO1600、4、8、12B9--I/O汎用入出力 160
EPWM8B1O拡張 PWM8 出力 B (HRPWM 対応)
GPIO1610、4、8、12C9--I/O汎用入出力 161
EPWM9A1O拡張 PWM9 出力 A
GPIO1620、4、8、12D9--I/O汎用入出力 162
EPWM9B1O拡張 PWM9 出力 B
GPIO1630、4、8、12A8--I/O汎用入出力 163
EPWM10A1O拡張 PWM10 出力 A
GPIO1640、4、8、12B8--I/O汎用入出力 164
EPWM10B1O拡張 PWM 10 出力 B
GPIO1650、4、8、12C5--I/O汎用入出力 165
EPWM11A1O拡張 PWM11 出力 A
GPIO1660、4、8、12D5--I/O汎用入出力 166
EPWM11B1O拡張 PWM11 出力 B
GPIO1670、4、8、12C4--I/O汎用入出力 167
EPWM12A1O拡張 PWM12 出力 A
GPIO1680、4、8、12D4--I/O汎用入出力 168
EPWM12B1O拡張 PWM12 出力 B
リセット
XRSF1912469I/ODデバイス リセット (IN) およびウォッチドッグ リセット (OUT)。これらのデバイスには、パワーオン リセット (POR) 回路が内蔵されています。電源投入時、このピンはデバイスによって Low に駆動される。また、外部回路がこのピンを駆動して、デバイス リセットをアサートすることもできる。さらに、ウォッチドッグ リセットまたは NMI ウォッチドッグ リセットが発生すると、MCU によってこのピンが LOW に駆動されます。ウォッチドッグ リセット時には、XRSピンが、512 OSCCLK サイクルのウォッチドッグ リセット期間にわたって、LOW に駆動されます。2.2kΩ～10kΩ の抵抗をXRSおよび VDDIO の間に配置する必要があります。ノイズ フィルタリングのために、コンデンサをXRSと VSS の間に配置する場合、容量は 100nF 以下にする必要があります。これらの値を使用すれば、ウォッチドッグ リセットがアサートされたとき、ウォッチドッグは、512 OSCCLK サイクル以内にXRSピンを VOL に正常に駆動できます。‌このピンの出力バッファは、内部プルアップ付きのオープン ドレインです。このピンが外部デバイスによって駆動される場合は、オープン ドレイン デバイスを使用して駆動する必要があります。
クロック
X1G1912368Iオンチップの水晶発振器入力。この発振器を使用するには、X1 と X2 の間に水晶振動子を接続する必要があります。このピンを使用しない場合は、GND に接続する必要があります。
このピンを使って、シングルエンドの 3.3V レベル クロックを供給することもできる。この場合、X2 は接続なし (NC) です。
X2J1912166Oオンチップの水晶発振器出力。X1 と X2 の間に水晶振動子を接続できます。X2を使用しない場合は、未接続のままにする必要があります。
内部接続なし
NCH4--接続なし。BGA ボールは電気的に開放されており、ダイに接続されていません。
JTAG
TCKV158150I内部プルアップ付き JTAG テスト クロック (セクション 6.6 を参照)
TDIW137746I内部プルアップ付き JTAG テスト データ入力 (TDI)。TDI は、TCK の立ち上がりエッジで、選択したレジスタ (命令またはデータ) にシフトインされます。
TDOW157847O/ZJTAG スキャン アウト、テスト データ出力 (TDO)。選択したレジスタ (命令またはデータ) の内容は、TCK の立ち下がりエッジで、TDO からシフトアウトされます。(3)
TMSW148049I内部プルアップ付き JTAG テスト モード選択 (TMS)。このシリアル制御入力は、TCK の立ち上がりエッジで、TAP コントローラにシフトインされる。
TRSTV147948I内部プルダウン付きの JTAG テスト リセット。TRST を HIGH に駆動すると、スキャン システムがデバイスの動作を制御するようになります。この信号が LOW に駆動されると、デバイスは機能モードで動作し、テスト リセット信号は無視されます。注：TRST は、通常のデバイス動作中は常に LOW に維持する必要があるため、ノイズ スパイクから保護するために、このピンには外部プルダウン抵抗が必要です。この抵抗の値は、JTAG デバッグ プローブが TRST ピンを HIGH に駆動できる限り、できるだけ小さくする必要があります。一般に、2.2kΩ～10kΩ の抵抗で十分な保護が得られます。抵抗の値はアプリケーションに依存するため、 テキサス・インスツルメンツでは、デバッグ プローブとアプリケーションの適切な動作について、各ターゲット ボードで検証することをお勧めします。このピンには、50ns (公称) のグリッチ フィルタが内蔵されています。
内部電圧レギュレータ制御
VREGENZJ1811964I内部プルダウン付きの内部電圧レギュレータ イネーブル。内部 VREG はサポートされていないため、無効にする必要があります。VREGENZ を VDDIO に接続します。
アナログ、デジタル、および I/O 電源
VDDE916161.2V デジタル ロジック電源ピン。デカップリングコンデンサを配置する方法は 2 つあります。
  • 方法 1 - 均等な配置：デカップリング容量を各 VDD ピンに均等に配分し、合計容量は約 20μF 以上にします。
  • 方法 2 - バルク容量：各 VDD ピンの近くに 1μF のコンデンサを配置し、さらに、VDD 全体で合計 20μF 以上となるように残りの容量をバルク容量として配置します 。
デカップリング容量の正確な値は、システムの電圧レギュレーション ソリューションによって決定する必要があります。
E112139
F96145
F117663
G1411771
G1512678
J1413784
J1515389
K515895
K6169-
P10--
P13--
R10--
R13--
VDD3VFLR1172413.3V フラッシュ電源ピン。各ピンに、最小 0.1μF のデカップリング コンデンサを配置。
R12--
VDDAP636183.3V アナログ電源ピン。各 ピンと VSSAの間に、最小 2.2μF のデカップリング コンデンサを配置します。
R65438
VDDIOA9323.3V デジタル I/O 電源ピン。各ピンに、最小 0.1μF のデカップリング コンデンサを配置。デカップリング容量の正確な値は、システムの電圧レギュレーション ソリューションによって決定する必要があります。
A181110
B11515
E72040
E102644
E136255
E166862
F47572
F78279
F108883
F139190
F169994
G4106-
G5114-
G6116-
H5127-
H6138-
L14147-
L15152-
M1159-
M5168-
M6--
N14--
N15--
P9--
R9--
V19--
W8--
VDDOSCH16120653.3V オンチップ水晶発振器 (X1 および X2) と 2 つのゼロピン内部発振器 (INTOSC) の電源ピン。各ピンに、最小 0.1μF のデカップリング コンデンサを配置します。
H1712570
VSSA1PWR
PAD
(177)		PWR
PAD
(101)		デバイスのグランド。クワッド フラットパック (QFP) の場合、パッケージの底面にある PowerPAD を PCB のグランド プレーンに半田付けする必要があります。
A10
A19
E5
E6
E8
E12
E14
E15
F5
F6
F8
F12
F14
F15
G16
G17
H8
H9
H10
H11
H12
H14
H15
J5
J6
J8
J9
J10
J11
J12
K8
K9
K10
K11
K12
K14
K15
L5
L6
L8
L9
VSSL10PWR
PAD
(177)		PWR
PAD
(101)		デバイスのグランド。クワッド フラットパック (QFP) の場合、パッケージの底面にある PowerPAD を PCB のグランド プレーンに半田付けする必要があります。
L11
L12
L18
M8
M9
M10
M11
M12
M14
M15
N1
N5
N6
P7
P8
P11
P12
P14
P15
R7
R8
R14
R15
W7
W19
VSSOSCH1812267水晶発振器 (X1 および X2) のグランド ピン。外部水晶振動子を使用する場合、このピンを基板のグランドに接続しないでください。代わりに、外部水晶発振器回路のグランド基準電圧に接続します。
外部水晶振動子を使用しない場合は、このピンを基板のグランドに接続できます。
H19--
VSSAP13417アナログ グランド。
PZPパッケージでは、ピン 17 は VSSA および VREFLOA の両方に内部接続されています。このピンは、VSSA に接続する必要があります。
P55235
R5-36
V7--
W1--
特殊機能
ERRORSTSU1992-Oエラー ステータス出力。このピンには内部にプルダウン抵抗があります。
テスト ピン
FLT1W127342I/Oフラッシュ テスト ピン 1。テキサス・インスツルメンツ用に予約済みです。未接続のままにする必要があります。
FLT2V137443I/Oフラッシュ テスト ピン 2。テキサス・インスツルメンツ用に予約済みです。未接続のままにする必要があります。
(1) I = 入力、O = 出力、OD = オープン ドレイン、Z = ハイ インピーダンス
(2) 高速 SPI 対応 GPIO 多重化オプション。このピン多重化オプションは、SPI を高速モードで使用する場合 (SPICCR の HS_MODE = 1) に必要です。この多重化オプションは、SPI を高速モードで使用しない場合 (SPICCR の HS_MODE = 0) でも使用できます。
(3) このピンの出力インピーダンスは、最小 22Ω という低い値になっています。この出力は、システム PCB の特性によっては、高速なエッジおよびリンギングを発生させる可能性があります。この点に懸念がある場合、39Ω (許容誤差 10%) の直列終端抵抗の追加、またはその他の終端方法の実装などの措置を取る必要があります。また、提供されている IBIS モデルを使用して、システム レベルのシグナル インテグリティ分析を実行することも推奨します。このピンを入力機能に使用する場合、終端は不要です。