JAJSGD9E October 2018 – August 2020 UCC23513
PRODUCTION DATA
9.2.2.2 ゲート・ドライバの出力抵抗
外部ゲート・ドライバ抵抗 RG(ON) および RG(OFF) は、以下の目的で使用します。
- 寄生インダクタンスおよび容量に起因するリンギングの制限
- 高電圧または高電流スイッチングの dv/dt、di/dt、ボディ・ダイオードの逆方向回復に起因するリンギングの制限
- ゲート駆動強度 (すなわちピーク・シンクおよびソース電流) の微調整によるスイッチング損失の最適化
- 電磁干渉 (EMI) の低減
出力段には、P チャネル MOSFET と N チャネル MOSFET を並列接続したプルアップ構造があります。総ピーク・ソース電流は 4.5A です。例として、式 1 を使用してピーク・ソース電流を推定します。
ここで
- RGON：外付けターンオン抵抗
- RGFET_Int：パワー・トランジスタのデータシートに記載されているパワー・トランジスタの内部ゲート抵抗。この例では 0Ω と想定されています。
- IOH：ピーク・ソース電流 – 4.5A (ゲート・ドライバ・ピーク・ソース電流) とゲート駆動ループ抵抗に基づく計算値のうちの小さい方の値
- VGDF：RGON および RGOFF と直列に接続された各ダイオードの順方向電圧降下。この例では、ダイオードの電圧降下は 0.7V です。
この例では、ピーク・ソース電流は式 2 で計算されたように約 1.7A です。
同様に、ピーク・シンク電流を計算するには、式 3 を使用します。
ここで
- RGOFF：外付けターンオフ抵抗
- IOL：ピーク・シンク電流 – 5.3A (ゲート・ドライバ・ピーク・シンク電流) とゲート駆動ループ抵抗に基づく計算値のうちの小さい方の値
この例では、ピーク・シンク電流は式 4 と 5.3A の小さい方の値です。
図 9-1 に示す RGON および RGOFF それぞれと直列に接続されているダイオードは、ターンオンおよびターンオフ時に、ゲート駆動電流がそれぞれ目的のパスを経由して流れるようにします。ダイオードの順方向降下により、パワー・スイッチのゲートの電圧レベルが低下することに注意してください。レール・ツー・レールのゲート電圧レベルを実現するには、VOUT ピンとパワー・スイッチ・ゲートの間に抵抗を追加し、抵抗値を RGON と RGOFF の約 20 倍にします。このセクションで説明する例では、100Ω～200Ω を選択することをお勧めします。
推定ピーク電流は、PCB レイアウトと負荷容量の影響も受けます。ゲート・ドライバのループの寄生インダクタンスは、ピーク・ゲート駆動電流を遅れさせ、オーバーシュートとアンダーシュートを発生させる可能性があります。そのため、ゲート・ドライバのループをできるだけ小さくすることを強く推奨します。一方、パワー・トランジスタの負荷容量 (CISS) が非常に小さい (通常 1nF 未満) 場合、ピーク・ソースおよびシンク電流はループ寄生素子に支配されます。なぜなら、立ち上がりおよび立ち下がり時間が非常に小さく、寄生リンギングの周期に近いためです。