JAJSIL3O June 2007 – October 2025 REF50 , REF50E
PRODUCTION DATA
7.1 半田付けの熱による変動
REF50xx の製造に使用される材料はそれぞれ熱膨張係数が異なるため、部品が加熱されるとデバイスのダイにストレスが生じます。デバイスの機械的および熱的なストレスは、出力電圧のシフトを引き起こし、製品の初期精度やドリフト仕様を低下させる可能性があります。この誤差が発生する一般的な原因は、リフローの半田付けです。
この効果を示すため、36 個のデバイスを鉛フリーの半田ペーストを使用してプリント基板に半田付けし、ペーストのメーカーが推奨するリフロー プロファイルを使用しています。図 7-1 にリフロー プロファイルを示します。プリント基板は FR4 材料で構成されています。基板の厚さは 0.8mm、面積は 13mm × 13mm です。
リファレンス電圧はリフロー プロセスの前と後で、温度範囲全体にわたって測定されます。REF50xxEI の場合の精度とドリフトの標準的なシフトを図 7-2 に示し、REF50xx の場合を図 7-3 から図 7-10 に示します。テストされるユニットすべてに、わずかなシフトが出現していますが、プリント基板のサイズ、厚さ、材質によってはさらに大きなシフトが起きる可能性もあります。注意すべき重要な点は、これらのヒストグラムに示されているのは単一のリフロー プロファイルによる標準的なシフトだということです。プリント基板 (PCB) の両面に部品を表面実装する場合は、何回もリフローが行われるのが一般的で、このような場合は出力バイアス電圧がさらにシフトします。PCB にリフローが何回も行われる場合は、最後のパスでデバイスを半田付けすることにより、デバイスへの熱ストレスを最小限に抑えることができます。
図 7-1 リフロー プロファイル
図 7-2 半田付けの熱によるシフトの分散 (%)、REF50xxEI
図 7-3 半田付けの熱によるシフトの分散 (%)、SOIC パッケージ
図 7-5 半田付け前のドリフトの分散、SOIC パッケージ
図 7-7 半田付け前のドリフトの分散、VSSOP パッケージ
図 7-9 ドリフトのシフトの分散、SOIC パッケージ
図 7-4 半田付けの熱によるシフトの分散 (%)、VSSOP パッケージ
図 7-6 半田付け後のドリフトの分散、SOIC パッケージ
図 7-8 半田付け後のドリフトの分散、VSSOP パッケージ
図 7-10 ドリフトのシフトの分散、VSSOP パッケージ