JAJSJY3D February 2022 – January 2025 TMP1826
PRODUCTION DATA
バス リセット フェーズは、通信の開始です。このフェーズは、ホストが 1-Wire® データ ラインを tRSTL の期間 Low に保持することで開始します。バス上のすべてのデバイスは、現在の状態に関係なく、内部状態を再初期化し、ホストが開始したバス リセットに応答します。図 7-1 に示すように、デバイスは tPDH 以上経過した後に、1-Wire® を tRSTH の期間 Low に保持することで応答します。
すべてのデバイスは、電源投入時に Device Configuration-2 の OD_EN ビットが 1 に設定され、ステータス レジスタの OD フラグが 1 に設定されます。ホストが 48µs～80µs のバス リセット パルスを送信すると、オーバードライブ速度で動作するデバイスのみがバス リセット パルスに応答し、標準モードで動作するデバイスは標準モードのバス リセットを待機します。
ホストが標準モードの最小 tRSTL のバス リセット パルスを送信した場合、デバイスは OD_EN ビットを 0 にリセットし、標準モードでバス リセットに応答します。バスに標準速度とオーバードライブ速度のデバイスが混在している場合、標準モードのバス リセット パルスを送信すると、すべてのデバイスが標準モードの動作速度にリセットされます。
ホストが特定の動作速度のバス リセットを送信し、他の速度モードで通信することは違法です。また、80µs より広いバス リセット パルス (480µs 未満) が送信された場合、デバイスの通信はリセットされますが、デバイスの動作は保証されません。