JAJSJY3D February   2022  – January 2025 TMP1826

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 内容 (続き)
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
  8. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 1-Wire® インターフェイスのタイミング
    7. 7.7 EEPROM の特性
    8. 7.8 タイミング図
    9. 7.9 代表的特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  パワーアップ
      2. 8.3.2  電力モードの切り換え
      3. 8.3.3  バス プルアップ抵抗
      4. 8.3.4  温度結果
      5. 8.3.5  温度オフセット
      6. 8.3.6  温度アラート
      7. 8.3.7  標準デバイス アドレス
        1. 8.3.7.1 固有の 64 ビットデバイス アドレスと ID
      8. 8.3.8  フレキシブル・デバイス・アドレス
        1. 8.3.8.1 不揮発性のショート・アドレス
        2. 8.3.8.2 IO ハードウェア アドレス
        3. 8.3.8.3 抵抗アドレス
        4. 8.3.8.4 IO アドレスと抵抗アドレスの結合
      9. 8.3.9  CRC 生成
      10. 8.3.10 機能レジスタ マップ
      11. 8.3.11 ユーザー・メモリ・マップ
      12. 8.3.12 ビット通信
        1. 8.3.12.1 ホスト書き込み、デバイス読み取り
        2. 8.3.12.2 ホスト読み取り、デバイス書き込み
      13. 8.3.13 バス速度
      14. 8.3.14 NIST トレース可能
    4. 8.4 デバイスの機能モード
      1. 8.4.1 変換モード
        1. 8.4.1.1 基本ワンショット変換モード
        2. 8.4.1.2 自動変換モード
        3. 8.4.1.3 スタック変換モード
        4. 8.4.1.4 連続変換モード
      2. 8.4.2 アラート機能
        1. 8.4.2.1 アラート モード
        2. 8.4.2.2 コンパレータ モード
      3. 8.4.3 1-Wire® インターフェイス通信
        1. 8.4.3.1 バス リセット フェーズ
        2. 8.4.3.2 アドレス フェーズ
          1. 8.4.3.2.1 READADDR (33h)
          2. 8.4.3.2.2 MATCHADDR (55h)
          3. 8.4.3.2.3 SEARCHADDR (F0h)
          4. 8.4.3.2.4 ALERTSEARCH (ECh)
          5. 8.4.3.2.5 SKIPADDR (CCh)
          6. 8.4.3.2.6 OVD SKIPADDR (3Ch)
          7. 8.4.3.2.7 OVD MATCHADDR (69h)
          8. 8.4.3.2.8 FLEXADDR (0Fh)
        3. 8.4.3.3 機能フェーズ
          1. 8.4.3.3.1  CONVERTTEMP (44h)
          2. 8.4.3.3.2  WRITE SCRATCHPAD-1 (4Eh)
          3. 8.4.3.3.3  READ SCRATCHPAD-1 (BEh)
          4. 8.4.3.3.4  COPY SCRATCHPAD-1 (48h)
          5. 8.4.3.3.5  WRITE SCRATCHPAD-2 (0Fh)
          6. 8.4.3.3.6  READ SCRATCHPAD-2 (AAh)
          7. 8.4.3.3.7  COPY SCRATCHPAD-2 (55h)
          8. 8.4.3.3.8  READ EEPROM (F0h)
          9. 8.4.3.3.9  GPIO WRITE (A5h)
          10. 8.4.3.3.10 GPIO READ (F5h)
      4. 8.4.4 NVM での動作
        1. 8.4.4.1 ユーザー データのプログラミング
        2. 8.4.4.2 レジスタおよびメモリ保護
          1. 8.4.4.2.1 Scratchpad-1 レジスタの保護
          2. 8.4.4.2.2 ユーザー メモリの保護
    5. 8.5 プログラミング
      1. 8.5.1 シングル デバイスの温度変換と読み取り
      2. 8.5.2 複数デバイスの温度変換と読み取り
      3. 8.5.3 レジスタ Scratchpad-1 の更新とコミット
      4. 8.5.4 シングル デバイス EEPROM のプログラミングと検証
      5. 8.5.5 シングル デバイス EEPROM ページのロック動作
      6. 8.5.6 複数デバイスの IO 読み取り
      7. 8.5.7 複数デバイスの IO 書き込み
    6. 8.6 レジスタ・マップ
      1. 8.6.1  温度結果 LSB レジスタ (Scratchpad-1 オフセット = 00h) [リセット = 00h]
      2. 8.6.2  温度結果 MSB レジスタ (Scratchpad-1 オフセット = 01h) [リセット = 00h]
      3. 8.6.3  ステータス レジスタ (Scratchpad-1 オフセット = 02h) [リセット = 3Ch]
      4. 8.6.4  Device Configuration-1 レジスタ (Scratchpad-1 オフセット = 04h) [リセット = 70h]
      5. 8.6.5  デバイス構成 - 2 レジスタ (Scratchpad-1 オフセット = 05h) [リセット = 80h]
      6. 8.6.6  ショート アドレス レジスタ (Scratchpad-1 オフセット = 06h) [リセット = 00h]
      7. 8.6.7  温度アラート低 LSB レジスタ (Scratchpad-1 オフセット = 08h) [リセット = 00h]
      8. 8.6.8  温度アラート低 MSB レジスタ (Scratchpad-1 オフセット = 09h) [リセット = 00h]
      9. 8.6.9  温度アラート高 LSB レジスタ (Scratchpad-1 オフセット = 0Ah) [リセット = F0h]
      10. 8.6.10 温度アラート高 MSB レジスタ (Scratchpad-1 オフセット = 0Bh) [リセット = 07h]
      11. 8.6.11 温度オフセット LSB レジスタ (Scratchpad-1 オフセット = 0Ch) [リセット = 00h]
      12. 8.6.12 温度オフセット MSB レジスタ (Scratchpad-1 オフセット = 0Dh) [リセット = 00h]
      13. 8.6.13 IO 読み取りレジスタ [リセット = F0h]
      14. 8.6.14 IO 構成レジスタ [リセット = 00h]
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 バス・パワー・モードのアプリケーション
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
      2. 9.2.2 電源モードのアプリケーション
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
      3. 9.2.3 通信向けの UART インターフェイス
        1. 9.2.3.1 設計要件
        2. 9.2.3.2 詳細な設計手順
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.3.9 CRC 生成

TMP1826 には、データの整合性チェックと通信の堅牢性を確保するため、巡回冗長性検査 (CRC) メカニズムが実装されています。表 8-4 に、8 ビット CRC のプロパティを示します。

表 8-4 CRC-8 のルール
CRC-8 のルール属性
CRC の幅8 ビット
CRC 多項式x8 + x5 + x4 + 1 (0x31)
初期シード値00h
入力データの反映あり
出力データの反映あり
XOR 値00h

新しいトランザクションが完了すると、シフト レジスタがシード値 00h で初期化され、データが LSB ファーストでシフトされます。CRC の結果は常に固有の 64 ビット アドレスの一部であり、その前の 56 ビットに対して計算されます。また、ホストがレジスタの Scratchpad-1 およびメモリの Scratchpad-2 に書き込むと、デバイスはデータ バイトに対して計算された CRC を送信して、ホストにトランザクションのデータの整合性チェックを提供します。ホストが温度レジスタを読み取るために Scratchpad-1 を読み取ると、デバイスは 8 バイトのスクラッチパッドの送信後に CRC を追加します。

ホストは CRC を再計算し、デバイスから受信した CRC と再計算を比較する必要があります。これは、デバイスからの読み取りデータを CRC ビットとともにシフトすることで行われます。バス エラーがない場合、ビット シフト後のシフト レジスタは 00h となります。デバイスにデータを書き込む場合、ホストは書き込みデータを処理することにより受信した CRC をチェックし、送信エラーがないことを確認して、次の機能を実行する前に適切な訂正操作を実行する必要があります。