JAJSQY8A March   2025  – September 2025 TPS7H5020-SEP , TPS7H5020-SP

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 品質適合検査
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  入力電圧（VIN）および VLDO
      2. 7.3.2  ドライバの入力電圧 (PVIN)
      3. 7.3.3  スタートアップ
      4. 7.3.4  イネーブルおよび低電圧誤動作防止 (UVLO)
      5. 7.3.5  電圧リファレンス
      6. 7.3.6  エラー アンプ
      7. 7.3.7  出力電圧プログラミング
      8. 7.3.8  ソフト スタート (SS)
      9. 7.3.9  スイッチング周波数および外部同期
        1. 7.3.9.1 内部発振器モード
        2. 7.3.9.2 外部同期モード
          1. 7.3.9.2.1 TPS7H5021 との外部同期
      10. 7.3.10 デューティ サイクルの制約
      11. 7.3.11 最小オン時間、最小オフ時間
      12. 7.3.12 パルス スキップ
      13. 7.3.13 リーディング エッジのブランキング時間
      14. 7.3.14 電流センスと PWM 生成（CS_ILIM）
      15. 7.3.15 ゲート ドライバの出力
      16. 7.3.16 電源なしの電圧クランプ
      17. 7.3.17 ソース ドライバのリターン（OUTH_REF）
      18. 7.3.18 勾配補償（RSC）
      19. 7.3.19 周波数補償
      20. 7.3.20 サーマル シャットダウン
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  スイッチング周波数
        2. 8.2.2.2  出力電圧設定用抵抗の選定
        3. 8.2.2.3  ドライバ PVIN 構成
        4. 8.2.2.4  ソフトスタート コンデンサの選択
        5. 8.2.2.5  トランスの設計
        6. 8.2.2.6  1 次側パワー スイッチの選択
        7. 8.2.2.7  出力ダイオードの選択
        8. 8.2.2.8  RCD クランプ
        9. 8.2.2.9  出力容量選択
        10. 8.2.2.10 電流センス抵抗
        11. 8.2.2.11 周波数補償部品の選択
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 昇圧コンバータ
      5. 8.2.5 ISOS510 を使用するフィードバック絶縁
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

8.2.2.6 1 次側パワー スイッチの選択

フライバック トポロジでは、FET のドレインに印加可能な最大電圧が、式 55に従って計算されます。

式 55. VDS=VIN_MAX+VL+NPS×VOUT+VD
式 56. VDS=36V+12V+2×5V+0.7V=59.4V

アプリケーションには、少なくとも 60V 定格の FET が必要です。実際には、過渡的なスパイクとリンギングに対応できるように、より電圧定格の高い FET を選択する必要があります。さらに、FET の電流定格は、トランスの設計で計算した 1 次側電流よりも高くする必要があります。選択した GaN デバイスは、電圧定格が 200Vで、電流定格は22Aです。