JAJSVQ8A September   2024  – March 2025 DRV81602-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 SPI のタイミング要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 コントロールピン
        1. 7.3.1.1 入力ピン：
        2. 7.3.1.2 nSLEEP ピン
      2. 7.3.2 電源
        1. 7.3.2.1 動作モード
          1. 7.3.2.1.1 パワーアップ
          2. 7.3.2.1.2 スリープ モード
          3. 7.3.2.1.3 アイドル モード
          4. 7.3.2.1.4 アクティブ モード
          5. 7.3.2.1.5 リンプホームモード
        2. 7.3.2.2 リセット条件
      3. 7.3.3 電力段
        1. 7.3.3.1 スイッチング抵抗性負荷
        2. 7.3.3.2 誘導性出力クランプ
        3. 7.3.3.3 最大負荷インダクタンス
        4. 7.3.3.4 逆電流動作
        5. 7.3.3.5 並列でのチャネル スイッチング
        6. 7.3.3.6 電球突入モード (BIM)
        7. 7.3.3.7 PWM ジェネレータを内蔵
      4. 7.3.4 保護および診断機能
        1. 7.3.4.1 VM の低電圧
        2. 7.3.4.2 過電流保護
        3. 7.3.4.3 過熱保護機能
        4. 7.3.4.4 過熱警告
        5. 7.3.4.5 リンプ ホーム モードでの過熱および過電流保護
        6. 7.3.4.6 逆極性保護
        7. 7.3.4.7 過電圧保護
        8. 7.3.4.8 出力ステータス モニタ
        9. 7.3.4.9 オン状態での開放負荷検出
          1. 7.3.4.9.1 オン時の開放負荷 - 直接チャネル診断
          2. 7.3.4.9.2 オン時の開放負荷 - 診断ループ
          3. 7.3.4.9.3 OLON ビット
      5. 7.3.5 SPI 通信
        1. 7.3.5.1 SPI 信号の説明
          1. 7.3.5.1.1 チップ セレクト (nSCS)
            1. 7.3.5.1.1.1 ロジック High からロジック Low への遷移
            2. 7.3.5.1.1.2 ロジック Low からロジック High への遷移
          2. 7.3.5.1.2 シリアル クロック (SCLK)
          3. 7.3.5.1.3 シリアル入力 (SDI)
          4. 7.3.5.1.4 シリアル出力 (SDO)
        2. 7.3.5.2 デイジー チェーン機能
        3. 7.3.5.3 SPI プロトコル
        4. 7.3.5.4 SPI レジスタ
          1. 7.3.5.4.1  標準診断レジスタ
          2. 7.3.5.4.2  出力制御レジスタ
          3. 7.3.5.4.3  電球突入モード レジスタ
          4. 7.3.5.4.4  入力 0 マッピング レジスタ
          5. 7.3.5.4.5  入力 1 マッピング レジスタ
          6. 7.3.5.4.6  入力ステータス モニタ レジスタ
          7. 7.3.5.4.7  開放負荷電流制御レジスタ
          8. 7.3.5.4.8  出力ステータス モニタ レジスタ
          9. 7.3.5.4.9  オン時のオープン負荷レジスタ
          10. 7.3.5.4.10 EN_OLON レジスタ
          11. 7.3.5.4.11 構成レジスタ
          12. 7.3.5.4.12 出力クリア ラッチ レジスタ
          13. 7.3.5.4.13 FPWM レジスタ
          14. 7.3.5.4.14 PWM0 構成レジスタ
          15. 7.3.5.4.15 PWM1 構成レジスタ
          16. 7.3.5.4.16 PWM_OUT レジスタ
          17. 7.3.5.4.17 MAP_PWM レジスタ
          18. 7.3.5.4.18 構成 2 レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 推奨外付け部品
      2. 8.1.2 アプリケーションのプロット
    2. 8.2 代表的なアプリケーション
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
      2. 8.3.2 パッケージ フットプリントの互換性
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.2.1 動作モード

このデバイスには次の動作モードがあります。

  • スリープ モード
  • アイドル モード
  • アクティブ モード
  • リンプホームモード

動作モード間の遷移は、以下のレベルと状態に応じて決定されます。

  • nSLEEP ピンのロジック レベル
  • INx ピンのロジックレベル
  • ENx ビットの状態
  • ACT ビットの状態
  • EN_PWM0 および EN_PWM1 のビット状態

状態遷移の可能性を含む状態遷移図を図 7-5に示します。デバイスの動作や一部のパラメータは、デバイスの動作モードによって変化することがあります。また、低電圧検出回路により、同じ動作モードでいくつかの変化が見られます。

DRV81602-Q1 動作モードの状態図図 7-5 動作モードの状態図

デバイスの動作モードは、次の式で観測できます。

  • 出力チャネルのステータス
  • SPI レジスタのステータス
  • VDDピンでの消費電流 (IVDD)
  • VMピンでの消費電流 (IVM)

負荷をオンにするためのデフォルトの動作モードはアクティブモードです。デバイスがアクティブモードではなく、1 つ以上の出力の切り替え要求が (SPI または入力ピン経由) 来る場合、nSLEEP ピンのステータスに従って、アクティブ モードまたはリンプ ホーム モードに切り替わります。

チャネルのターンオン時間は、デバイスがアクティブ モードまたはリンプ ホーム モードの場合、パラメータ tONにより定義されます。それ以外の場合は、前述のいずれかの電源モードに移行するために必要な遷移時間を加味する必要があります (図 7-6を参照)。

DRV81602-Q1 モード遷移タイミング図 7-6 モード遷移タイミング

表 7-5に、デバイスの動作モード、VMと VDD電源電圧、および最も重要な機能 (チャネル制御、SPI 通信、SPI レジスタ) の状態の関係を示します。

表 7-5 動作モード、VMおよび VDD電圧との関係でのデバイスの機能

動作モード

機能

 VM UVLO、VDD ≤ VDD_UVLO VM UVLO、VDD > VDD_UVLO VMは UVLO ではない、VDD ≤ VDD_UVLO VMは UVLO ではない、VDD > VDD_UVLO

スリープ

チャネル数

該当なし

 該当なし 該当なし 該当なし

SPI 通信

 該当なし 該当なし 該当なし 該当なし

SPI レジスタ

リセット

 リセット リセット リセット

アイドル

 チャネル数 該当なし 該当なし 該当なし 該当なし
SPI 通信 該当なし

あり

 該当なし

あり
SPI レジスタ

リセット

あり

リセット

あり

アクティブ

 チャネル数 該当なし

あり

あり、ピン内のみ

あり
SPI 通信 該当なし

あり

 該当なし

あり
SPI レジスタ

リセット

あり

リセット

あり

リンプ ホーム モード

 チャネル数 該当なし

あり、ピン内のみ

 あり、ピン内のみ あり、ピン内のみ
SPI 通信 該当なし

はい、読み取り専用

 該当なし はい、読み取り専用
SPI レジスタ

リセット

 はい、読み取り専用

リセット

 はい、読み取り専用