JAJSVQ8A September   2024  – March 2025 DRV81602-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 SPI のタイミング要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 コントロールピン
        1. 7.3.1.1 入力ピン：
        2. 7.3.1.2 nSLEEP ピン
      2. 7.3.2 電源
        1. 7.3.2.1 動作モード
          1. 7.3.2.1.1 パワーアップ
          2. 7.3.2.1.2 スリープ モード
          3. 7.3.2.1.3 アイドル モード
          4. 7.3.2.1.4 アクティブ モード
          5. 7.3.2.1.5 リンプホームモード
        2. 7.3.2.2 リセット条件
      3. 7.3.3 電力段
        1. 7.3.3.1 スイッチング抵抗性負荷
        2. 7.3.3.2 誘導性出力クランプ
        3. 7.3.3.3 最大負荷インダクタンス
        4. 7.3.3.4 逆電流動作
        5. 7.3.3.5 並列でのチャネル スイッチング
        6. 7.3.3.6 電球突入モード (BIM)
        7. 7.3.3.7 PWM ジェネレータを内蔵
      4. 7.3.4 保護および診断機能
        1. 7.3.4.1 VM の低電圧
        2. 7.3.4.2 過電流保護
        3. 7.3.4.3 過熱保護機能
        4. 7.3.4.4 過熱警告
        5. 7.3.4.5 リンプ ホーム モードでの過熱および過電流保護
        6. 7.3.4.6 逆極性保護
        7. 7.3.4.7 過電圧保護
        8. 7.3.4.8 出力ステータス モニタ
        9. 7.3.4.9 オン状態での開放負荷検出
          1. 7.3.4.9.1 オン時の開放負荷 - 直接チャネル診断
          2. 7.3.4.9.2 オン時の開放負荷 - 診断ループ
          3. 7.3.4.9.3 OLON ビット
      5. 7.3.5 SPI 通信
        1. 7.3.5.1 SPI 信号の説明
          1. 7.3.5.1.1 チップ セレクト (nSCS)
            1. 7.3.5.1.1.1 ロジック High からロジック Low への遷移
            2. 7.3.5.1.1.2 ロジック Low からロジック High への遷移
          2. 7.3.5.1.2 シリアル クロック (SCLK)
          3. 7.3.5.1.3 シリアル入力 (SDI)
          4. 7.3.5.1.4 シリアル出力 (SDO)
        2. 7.3.5.2 デイジー チェーン機能
        3. 7.3.5.3 SPI プロトコル
        4. 7.3.5.4 SPI レジスタ
          1. 7.3.5.4.1  標準診断レジスタ
          2. 7.3.5.4.2  出力制御レジスタ
          3. 7.3.5.4.3  電球突入モード レジスタ
          4. 7.3.5.4.4  入力 0 マッピング レジスタ
          5. 7.3.5.4.5  入力 1 マッピング レジスタ
          6. 7.3.5.4.6  入力ステータス モニタ レジスタ
          7. 7.3.5.4.7  開放負荷電流制御レジスタ
          8. 7.3.5.4.8  出力ステータス モニタ レジスタ
          9. 7.3.5.4.9  オン時のオープン負荷レジスタ
          10. 7.3.5.4.10 EN_OLON レジスタ
          11. 7.3.5.4.11 構成レジスタ
          12. 7.3.5.4.12 出力クリア ラッチ レジスタ
          13. 7.3.5.4.13 FPWM レジスタ
          14. 7.3.5.4.14 PWM0 構成レジスタ
          15. 7.3.5.4.15 PWM1 構成レジスタ
          16. 7.3.5.4.16 PWM_OUT レジスタ
          17. 7.3.5.4.17 MAP_PWM レジスタ
          18. 7.3.5.4.18 構成 2 レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 推奨外付け部品
      2. 8.1.2 アプリケーションのプロット
    2. 8.2 代表的なアプリケーション
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
      2. 8.3.2 パッケージ フットプリントの互換性
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.3.7 PWM ジェネレータを内蔵

このデバイスには、独立した 2 つの内蔵 PWM ジェネレータがあります。各 PWM ジェネレータは 1 つ以上のチャネルに割り当てることができ、異なるデューティ サイクルおよび周波数を設定できます。

どちらの PWM ジェネレータも、内部発振器によって生成されたベース周波数 fINT を基準とします。このベース周波数は、以下に示すように FPWM ビットを使用して調整できます。

表 7-6 FPWM の設定

FPWM ビット

デルタから fINT への変化

0000b

予約済み

0001b

-37.2%

0010b

-31.9%

0011b

-26.9%

0100b

-21%

0101b

-15.5%

0110b

-10.9%

0111b

-5.8%

1000b

-

1001b

+4.3%

1010b

+8.9%

1011b

+14%

1100b

+19.5%

1101b

+25.6%

1110b

+32.4%

1111b

+40%

PWM ジェネレータごとに、次の 4 つのパラメータを設定できます。

  • デューティ サイクル (PWM ジェネレータ 0 のビット DC0)
    • 8 ビットで、0.39% のデューティ サイクル分解能を実現可能
    • マイコンが新しいデューティ サイクルを設定すると、PWM ジェネレータは前のサイクルが完了するまで待機し、その後で新しいデューティ サイクルを適用します (デューティ サイクルが 0% または 100% の場合でも同様で、新しいデューティ サイクルは次の PWM サイクルから反映されます)。
    • 設定可能な最大デューティ サイクルは 99.61% です(DC0 に 11111111b を設定した場合)。FREQ0 を 11b に設定すると、100% を実現できます。
  • 周波数 (FREQ0、FREQ1、FCTR0、FCTR1 の各ビットは、fINTの分周比を選択し、希望するデューティ サイクルを実現するために使用されます)
表 7-7 PWM ジェネレータ 0 の PWM 周波数選択

FCTR0

FREQ0

PWM 周波数

0b

00b

fINT/1024 (100Hz に対応)

0b

01b

 fINT/512 (200Hz に対応)

0b

10b

 fINT/256 (400Hz に対応)

1b

00b

 fINT/128 (800Hz に対応)

1b

01b

 fINT/64 (1600Hz に対応)

1b

10b

 fINT/51.2 (2000Hz に対応)
表 7-8 PWM ジェネレータ 1 の PWM 周波数選択
FCTR1 FREQ1 PWM 周波数
0b 00b fINT/1024 (100Hz に対応)
0b 01b fINT/512 (200Hz に対応)
0b 10b fINT/256 (400Hz に対応)
1b 00b fINT/128 (800Hz に対応)
1b 01b fINT/64 (1600Hz に対応)
1b 10b fINT/51.2 (2000Hz に対応)
  • チャネル出力制御およびマッピング レジスタ PWM_OUT および MAP_PWM
    • 任意のチャネルを各 PWM ジェネレータに割り当てることができます
    • 2 つの並列入力と組み合わせることで、マイコンのリソースや SPI データ通信の負荷を抑えながら、4 つの独立した PWM チャネル グループを構成することが可能です。

図 7-11に、PWM ジェネレータの追加に示す概念を拡張します。

DRV81602-Q1 PWM ジェネレータのマッピング図 7-11 PWM ジェネレータのマッピング