JAJSWA2A March   2025  – December 2025 TPSM8287B15 , TPSM8287B30

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスのオプション
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 I2C インターフェイス タイミングの要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  固定周波数の DCS-Control トポロジ
      2. 7.3.2  強制 PWM モードとパワーセーブ モード
      3. 7.3.3  高精度イネーブル
      4. 7.3.4  スタートアップ
      5. 7.3.5  出力電圧設定
        1. 7.3.5.1 出力電圧の設定ポイント
        2. 7.3.5.2 出力電圧範囲
        3. 7.3.5.3 デフォルト以外の出力電圧の設定ポイント
        4. 7.3.5.4 ダイナミック電圧スケーリング (DVS)
        5. 7.3.5.5 ドループ補償
      6. 7.3.6  補償 (COMP)
      7. 7.3.7  モード選択 / クロック同期 (MODE/SYNC)
      8. 7.3.8  スペクトラム拡散クロック供給 (SSC)
      9. 7.3.9  出力放電
      10. 7.3.10 低電圧誤動作防止 (UVLO)
      11. 7.3.11 過電圧誤動作防止 (OVLO)
      12. 7.3.12 過電流保護
        1. 7.3.12.1 サイクル単位の電流制限
        2. 7.3.12.2 ヒカップ モード
        3. 7.3.12.3 電流制限モード
      13. 7.3.13 パワー グッド (PG)
        1. 7.3.13.1 パワーグッドのスタンドアロン、プライマリ デバイスの動作
        2. 7.3.13.2 パワー グッドのセカンダリ デバイスの動作
      14. 7.3.14 リモート センス
      15. 7.3.15 熱警告およびシャットダウン
      16. 7.3.16 スタック動作
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット (POR)
      2. 7.4.2 低電圧誤動作防止
      3. 7.4.3 スタンバイ
      4. 7.4.4 オン
    5. 7.5 プログラミング
      1. 7.5.1 シリアル インターフェイスの説明
      2. 7.5.2 Standard-Mode、Fast-Mode、Fast-Mode Plus のプロトコル
      3. 7.5.3 I2C HS モードプロトコル
      4. 7.5.4 I2C 更新シーケンス
      5. 7.5.5 I2C レジスタ リセット
  9. 8 デバイスのレジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 入力コンデンサの選択
        2. 9.2.2.2 ターゲット ループ帯域幅の選択
        3. 9.2.2.3 補償抵抗の選択
        4. 9.2.2.4 出力コンデンサの選択
        5. 9.2.2.5 補償コンデンサ CComp1 の選択
        6. 9.2.2.6 補償コンデンサ CComp2 の選択
      3. 9.2.3 アプリケーション曲線
    3. 9.3 2 個の TPSM8287B30x を並列動作で使用する代表的なアプリケーション
      1. 9.3.1 設計要件
      2. 9.3.2 詳細な設計手順
        1. 9.3.2.1 入力コンデンサの選択
        2. 9.3.2.2 ターゲット ループ帯域幅の選択
        3. 9.3.2.3 補償抵抗の選択
        4. 9.3.2.4 出力コンデンサの選択
        5. 9.3.2.5 補償コンデンサ CComp1 の選択
        6. 9.3.2.6 補償コンデンサ CComp2 の選択
      3. 9.3.3 アプリケーション曲線
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
        1. 9.5.2.1 熱に関する注意事項
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.5.2 Standard-Mode、Fast-Mode、Fast-Mode Plus のプロトコル

コントローラは、スタート条件を生成することで、データ転送を開始します。スタート条件は、図 7-18 に示すように、SCL が High のときに SDA ラインで High から Low への遷移が発生するときです。すべての I2C 互換デバイスは、スタート条件を認識する必要があります。

TPSM8287B15 TPSM8287B30 開始条件と停止条件図 7-18 開始条件と停止条件

次に、コントローラは SCL パルスを生成し、7 ビットのアドレスと読み取り / 書き込み方向ビット R/W を SDA ライン上で送信します。すべての送信中、コントローラはデータが有効であることを確認します。有効なデータ条件では、クロック パルスの High 期間中、SDA ラインのデータが安定している必要があります (図 7-19を参照)。すべてのデバイスは、コントローラによって送信されたアドレスを認識して、そのアドレスを内部の固定アドレスと比較します。一致するアドレスを持つターゲット デバイスだけが、9 回目の SCL サイクルの High 期間全体の間 SDA ラインを Low にすることで、アクノリッジを生成します (図 7-20を参照)。このアクノリッジの検出時に、コントローラはターゲットとの通信リンクが確立されたことを認識します。

TPSM8287B15 TPSM8287B30 シリアル インターフェイスでのビット転送図 7-19 シリアル インターフェイスでのビット転送
TPSM8287B15 TPSM8287B30 I2C バスのアクノリッジ図 7-20 I2C バスのアクノリッジ

コントローラは、データをターゲットへ送信するか (R/W ビット 0)、ターゲットからデータを受信するため (R/W ビット 1)、さらに SCL サイクルを生成します。どちらの場合も、コントローラから送信されたデータに対してターゲットがアクノリッジを返す必要があります。したがって、アクノリッジ信号は、どちらが受信側かに応じて、コントローラが生成する場合とターゲットが生成する場合があります。8 ビットのデータと 1 ビットのアクノリッジから構成される 9 ビットの有効なデータ シーケンスを、必要なだけ続けることができます。(図 7-21を参照)

TPSM8287B15 TPSM8287B30 バス プロトコル図 7-21 バス プロトコル

データ転送を伝達するために、コントローラは、SCL ラインが high のときに SDA ラインを low から high にして、ストップ条件を生成します (図 7-18を参照)。このアクションによってバスが解放され、アドレス指定されたターゲットとの通信リンクが停止します。すべての I2 C 互換デバイスが、ストップ条件を認識する必要があります。ストップ条件の受信によって、すべてのデバイスはバスが解放されたことを認識し、スタート条件および一致するアドレスが送信されるのを待ちます。

このセクションに示されていないレジスタ アドレスからデータを読み取ろうとした場合には、0x00 が読み出されます。