JAJSWA2A March   2025  – December 2025 TPSM8287B15 , TPSM8287B30

PRODMIX  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. デバイスのオプション
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 I2C インターフェイス タイミングの要件
    7. 6.7 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  固定周波数の DCS-Control トポロジ
      2. 7.3.2  強制 PWM モードとパワーセーブ モード
      3. 7.3.3  高精度イネーブル
      4. 7.3.4  スタートアップ
      5. 7.3.5  出力電圧設定
        1. 7.3.5.1 出力電圧の設定ポイント
        2. 7.3.5.2 出力電圧範囲
        3. 7.3.5.3 デフォルト以外の出力電圧の設定ポイント
        4. 7.3.5.4 ダイナミック電圧スケーリング (DVS)
        5. 7.3.5.5 ドループ補償
      6. 7.3.6  補償 (COMP)
      7. 7.3.7  モード選択 / クロック同期 (MODE/SYNC)
      8. 7.3.8  スペクトラム拡散クロック供給 (SSC)
      9. 7.3.9  出力放電
      10. 7.3.10 低電圧誤動作防止 (UVLO)
      11. 7.3.11 過電圧誤動作防止 (OVLO)
      12. 7.3.12 過電流保護
        1. 7.3.12.1 サイクル単位の電流制限
        2. 7.3.12.2 ヒカップ モード
        3. 7.3.12.3 電流制限モード
      13. 7.3.13 パワー グッド (PG)
        1. 7.3.13.1 パワーグッドのスタンドアロン、プライマリ デバイスの動作
        2. 7.3.13.2 パワー グッドのセカンダリ デバイスの動作
      14. 7.3.14 リモート センス
      15. 7.3.15 熱警告およびシャットダウン
      16. 7.3.16 スタック動作
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット (POR)
      2. 7.4.2 低電圧誤動作防止
      3. 7.4.3 スタンバイ
      4. 7.4.4 オン
    5. 7.5 プログラミング
      1. 7.5.1 シリアル インターフェイスの説明
      2. 7.5.2 Standard-Mode、Fast-Mode、Fast-Mode Plus のプロトコル
      3. 7.5.3 I2C HS モードプロトコル
      4. 7.5.4 I2C 更新シーケンス
      5. 7.5.5 I2C レジスタ リセット
  9. デバイスのレジスタ
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 入力コンデンサの選択
        2. 9.2.2.2 ターゲット ループ帯域幅の選択
        3. 9.2.2.3 補償抵抗の選択
        4. 9.2.2.4 出力コンデンサの選択
        5. 9.2.2.5 補償コンデンサ CComp1 の選択
        6. 9.2.2.6 補償コンデンサ CComp2 の選択
      3. 9.2.3 アプリケーション曲線
    3. 9.3 2 個の TPSM8287B30x を並列動作で使用する代表的なアプリケーション
      1. 9.3.1 設計要件
      2. 9.3.2 詳細な設計手順
        1. 9.3.2.1 入力コンデンサの選択
        2. 9.3.2.2 ターゲット ループ帯域幅の選択
        3. 9.3.2.3 補償抵抗の選択
        4. 9.3.2.4 出力コンデンサの選択
        5. 9.3.2.5 補償コンデンサ CComp1 の選択
        6. 9.3.2.6 補償コンデンサ CComp2 の選択
      3. 9.3.3 アプリケーション曲線
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
        1. 9.5.2.1 熱に関する注意事項
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

スタック動作

は複数のデバイスをいわゆる「スタック」に並列に接続して出力電流能力を高めることで、デバイスの接合部温度や出力電圧リップルを低減できます。たとえば、4 つの 30A デバイスを並列接続すると、最大 120A の電流を供給できます。PCB レイアウトがモジュール間の共有信号の整合性を維持していれば、より多くのデバイスをスタックできます。

スタックは、1 つのプライマリデバイスと 1 つ以上のセカンダリデバイスで構成されます。初期化時に、各デバイスは SYNC_OUT ピンを監視して、本デバイスがプライマリ デバイスまたはセカンダリ デバイスとして動作する必要があるかを判断します。

  • SYNC_OUT ピンとグランドの間に 47kΩ の抵抗を接続すると、そのデバイスは セカンダリ デバイスとして動作します。
  • SYNC_OUT ピンがハイ インピーダンス状態の場合、そのデバイスはプライマリ デバイスとして動作します。

以下の図に、2 個の TPSM8287Bxx デバイスを含むスタック内の推奨相互接続を示します。


TPSM8287B15 TPSM8287B30 2 個の TPSM8287Bxx デバイスをスタックした構成

図 7-17 2 個の TPSM8287Bxx デバイスをスタックした構成

注意すべき重要なポイントは次のとおりです。

  • スタック内のすべてのデバイスは共通のイネーブル信号を共有しています。この信号は、15kΩ 以上の抵抗でプルアップする必要があります。
  • すべてのセカンダリ デバイスは、SYNC_OUT ピンとグランドの間に 47kΩ 抵抗を接続する必要があります。
  • スタック内のすべてのデバイスは、共通のパワーグッド信号を共有しており、抵抗でロジック High レベルにプルアップする必要があります。
  • スタック内のすべてのデバイスは共通の補償信号を共有します。
  • 多くのデバイスがスタックされている場合、COMP トレースの寄生容量がループ性能に影響を及ぼす可能性があります。このトレース容量をプライマリ デバイスと補償回路からデカップリングするために、プライマリ デバイスとセカンダリ デバイスすべての間にユニティ ゲイン バッファを使うことができます。
  • プライマリ デバイスの VOSNS および GOSNS は、負荷のコンデンサに接続する必要があります
  • セカンダリ デバイスの VOSNS と GOSNS は、デバイスの出力コンデンサに接続するか、または両方のピンを AGND に接続することもできます。これらのピンをフローティングのままにしないでください。
  • スタック内のすべてのデバイスで、同じデバイス型番 (出力電流は同じ) を使用する必要があります。
  • プライマリ デバイスは強制 PWM 動作用に構成する必要があります (セカンダリ デバイスは自動的に強制 PWM 動作用に構成されます)。
  • スタック構成は、外部クロックとの同期またはスペクトラム拡散クロック処理をサポートできます。
  • デフォルトの出力電圧の設定には、プライマリ デバイスの VSETx ピンのみが使用されます。セカンダリ デバイスの VSETx ピンは使わず、グランドに接続する必要があります。
  • セカンダリ デバイスの SDA および SCL ピンは使わず、グランドに接続する必要があります。
  • スタック構成は、デイジーチェーン接続されたクロッキング信号を使用します。この信号では、各デバイスがデイジーチェーン内の前のデバイスに対して位相オフセットでスイッチングします。この位相オフセットは、CONTROL2 レジスタのSYNC_OUT_PHASE ビットにより、約 180° (デフォルト)または 120° に構成できます。クロック信号をデイジーチェーン接続するには、プライマリ デバイスの SYNC_OUT ピンを最初のセカンダリ デバイスの MODE/SYNC ピンに接続します。最初のセカンダリ デバイスの SYNC_OUT ピンを、2 番目のセカンダリ デバイスの MODE/SYNC ピンに接続します。スタック内のすべてのデバイスに対して、この接続方式を引き続きデイジーチェーン接続します。
  • ヒカップ過電流保護は、スタック構成で使用しないでください。
  • 出力電圧が 1.2V 以上の場合、電流バランスの誤差を考慮して、位相ごとの最大出力電流を 1A 減少させます。

スタック構成では、共通イネーブル信号は SYSTEM_READY 信号としても機能します (セクション 7.3.3を参照)。デバイスの起動時またはフォルトの発生時に、スタック内の各デバイスが EN ピンを Low にすることができます。そのため、すべてのデバイスがスタートアップ シーケンスを完了し、フォルトがない場合のみ、スタックが有効になります。いずれか 1 つのデバイスに故障が発生した場合、その故障状態が存在している限り、スタック全体が無効化します。

起動中、イネーブル信号 (SYSTEM_READY) が Low になっている間、プライマリ コンバータは COMP ピンを Low にします。イネーブル信号が High になると、プライマリ デバイスは COMP ピンをアクティブに制御し、スタック内のすべてのコンバータが COMP 電圧に従います。スタートアップ時に、スタック内の各デバイスは、本デバイスが初期化される間、PG ピンを low にします。初期化が完了すると、スタック内の各セカンダリ デバイスは PG ピンを高インピーダンスに設定し、プライマリ デバイスのみが PG 信号の状態を制御します。スタックがスタートアップ ランプを完了し、出力電圧がパワーグッド ウィンドウ内にあるとき、PG ピンは High になります。スタックのセカンダリ コンバータは、パワーグッド信号の立ち上がりエッジを検出し、FPWM 動作へ切り替わります。スタックが正常に起動すると、プライマリ デバイスは通常の方法でパワーグッド信号を制御します。

スタック動作中の機能

デバイス機能の一部はスタック動作中は使用できないか、プライマリ コンバータでのみ使用できます。表 7-6に、スタック動作時に使用できる機能をまとめます。

表 7-6 スタック動作中の機能
機能 1 次側デバイス 2 次側デバイス 注記
UVLO あり あり 共通のイネーブル信号
OVLO あり あり 共通のイネーブル信号
OCP -電流制限 あり あり 個別のデバイス
OCP -ヒカップ OCP なし なし スタック操作中は使用しないでください
サーマル シャットダウン あり あり 共通のイネーブル信号
パワーグッド (ウィンドウ コンパレータ) あり なし プライマリ デバイスのみ
I2C インターフェイス あり なし プライマリ デバイスのみ
DVS I2C 経由で なし プライマリ デバイスのみで制御される電圧ループ
SSC I2C 経由で はい、プライマリ デバイス経由で プライマリ デバイスからセカンダリ デバイスへのデイジーチェーン接続
SYNC あり はい、プライマリ デバイス経由で プライマリデバイスに同期クロックを印加し、プライマリ デバイスからセカンダリ デバイスへデイジーチェーン接続
高精度イネーブル なし なし バイナリイネーブルのみ
出力放電 I2C 経由で あり セカンダリ デバイスでは常に有効になっています

スタック動作中の故障処理

スタック構成では、個々のデバイスにのみ影響する故障と、すべてのデバイスに影響するその他の故障があります。たとえば、1 つのデバイスが電流制限に入った場合、そのデバイスのみが影響を受けます。しかし、1 つのデバイスにサーマル シャットダウンまたは低電圧誤動作防止イベントが発生すると、共有のイネーブル (SYSTEM_READY) 信号により、すべてのデバイスが無効化されます。表 7-7に、スタック動作中の故障処理を示します。

表 7-7 スタック動作中の故障処理
フォルト条件デバイスの応答システムの応答
UVLOイネーブル信号が Low にプルされる新しいソフトスタート
OVLO
サーマル シャットダウン
電流制限イネーブル信号は High に維持されるエラー アンプがクランプされる
MODE/SYNC に印加された外部 CLK が失敗するSYNC_OUT と電力段が内部発振器に切り換わるデフォルトのスイッチング周波数での通常動作。セカンダリ デバイスは適切な位相シフトを維持。