JAJSWC5 March   2025 TUSB1044A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 USB 3.2
      2. 7.3.2 USB3.2x2 の説明
      3. 7.3.3 ディスプレイ ポート
      4. 7.3.4 4 レベル入力
      5. 7.3.5 レシーバのリニア イコライゼーション
    4. 7.4 デバイスの機能モード
      1. 7.4.1 GPIO モードでのデバイス構成
      2. 7.4.2 I2C モードでのデバイス構成
      3. 7.4.3 DisplayPort モード
      4. 7.4.4 カスタム代替モード
      5. 7.4.5 直線性 EQ の構成
      6. 7.4.6 可変 VOD リニア動作範囲および DC ゲイン
      7. 7.4.7 USB3.1 モード
    5. 7.5 プログラミング
      1. 7.5.1 TUSB1044AI2C レジスタへの書き込み手順は次のとおりです
      2. 7.5.2 TUSB1044AI2C レジスタを読み出す手順は以下の通りです。
      3. 7.5.3 I2C 読み出しの開始サブアドレスを設定するには、次の手順を使用します。
  9. 8 レジスタ マップ
    1. 8.1 TUSB1044A のレジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 ESD 保護
      4. 9.2.4 アプリケーション曲線
    3. 9.3 システム例
      1. 9.3.1 USB 3.2 のみ (USB/DP 代替モード)
      2. 9.3.2 USB3.2 および 2 レーン DisplayPort
      3. 9.3.3 DisplayPort のみ
      4. 9.3.4 USB 3.2のみ (USB/カスタム代替モード)
      5. 9.3.5 USB3.2と 1レーンのカスタム代替モード
      6. 9.3.6 USB3.2と 2 レーンカスタム代替モード
      7. 9.3.7 USB3.2と 4 レーンカスタム代替モード
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

4 ピン構成および機能

TUSB1044A RNQ パッケージ40 ピン (WQFN)上面図図 4-1 RNQ パッケージ40 ピン (WQFN)上面図
ピンの機能
ピンタイプ説明
番号名称
1VCCP3.3V 電源
2UEQ1/A14 レベル Iこのピンを UEQ0 とともに使用する場合、レシーバ イコライザ ゲインを、上流側の URX1、URX2、UTX1、UTX2 用に設定します。I2Cモードでは、このピンは TUSB1044A I2C アドレスも設定します。表 7-10 も参照してください。
3CFG04 レベル ICFG0 の詳細を示します。このピンを CFG1 と併用すると、すべての下流チャネルとアップストリームチャネルの VOD直線性範囲と DC ゲインが選択されます。VODの直線性範囲と DC ゲインのオプションについては、表 7-9 を参照してください。
4CFG14 レベル ICFG1 の詳細を示します。このピンを CFG0 と併用すると、すべての下流チャネルとアップストリームチャネルで VODの直線性範囲と DC ゲインを設定できます。VODの直線性範囲と DC ゲインのオプションについては、表 7-9 を参照してください。
5スワップ2 レベル I
（PD）		このピンによって、下流側と上流側のデータパス入力のチャネル方向と EQ 設定がすべて入れ替わります。
0 – チャンネル方向と EQ 設定を切り替えません (デフォルト)
1.– チャンネルの方向と EQ 設定を切り替えます。
6VCCP3.3V 電源
7SLP_S0#2 レベル I
（PD）		このピンを Low にアサートすると、レシーバ検出機能が無効になります。このピンが LowでTUSB1044AがU2/U3 にある間、TUSB1044AはLOS および LFPS 検出回路は無効になりし、両方のチャネルの RX 終端は有効のままです。このピンが Low でかつ TUSB1044A が切断状態の場合、RX 検出機能は無効になり、両方のチャネルの RX 終端は無効になります。
0 – RX 検出無効
1–RX 検出有効 (デフォルト)
8DIR02 レベル I
（PD）		このピンと DIR1 ピンで、データパス信号の方向フォーマットが設定されます。信号方向のフォーマットについては、表 7-5 を参照してください。
0 - ソース側 (DFP) 代替モードフォーマット
1 - シンク側 (UFP) 代替モードフォーマット
9URX2p差動 I/O上流側の RX2 ポートの差動正入力/出力。
10URX2n差動 I/O上流側の RX2 ポートの差動負入力/出力。
11DIR12 レベル入出力
(PD)		このピンと DIR0 ピンで、データパス信号の方向フォーマットが設定されます。信号方向のフォーマットについては、表 7-5 を参照してください。
0 - DisplayPort 代替モードフォーマット
1 - カスタム代替モードフォーマット
12UTX2p差動 I/O上流側の TX2 ポートの差動正入力/出力。
13UTX2n差動 I/O上流側の TX2 ポートの差動負入力/出力。
14VIO_SEL4 レベル入出力このピンは、2 レベルの GPIO構成ピンと I2C インターフェイスの入出力電圧レベルを選択します。
0 = 3.3V 構成の入出力電圧、3.3V I2C インターフェイス (デフォルト)
R = 3.3V 構成の入出力電圧、1.8V I2Cインターフェイス
F = 1.8V構成の入出力電圧、3.3V I2Cインターフェイス 1 = 1.8V構成の入出力電圧、1.8V I 2C
2インターフェイス。
15UTX1n差動 I/O上流側の TX1 ポートの差動負入力/出力。
16UTX1p差動 I/O上流側の TX1 ポートの差動正入力/出力。
17I2C_EN4 レベル II2C プログラミング モードまたは GPIO プログラミング選択。
0 = GPIO モード、AUX スヌープ有効 (I2C 無効)
R = TI テストモード (I2C有効)
F = GPIO モード、AUXスヌープ 無効 (I2C無効)
1 = I2C 有効。
18URX1n差動 I/O上流側の RX1 ポートの差動負入力/出力。
19URX1p差動 I/O上流側の RX1 ポートの差動正入力/出力。
20VCCP3.3V 電源
21FLIP/SCL2 レベル I
(PD)
(フェイルセーフ)		GPIO モードではこれはフリップ制御ピンです。それ以外の場合、このピンは I2C クロックです。
22CTL0/SDA2 レベル I
(PD)
(フェイルセーフ)		GPIO モードでは、これは USB3.2 スイッチ制御ピンです。それ以外の場合、このピンは I2C データです。
23CTL12 レベル I
（PD）		DP Alt モード スイッチ制御ピン。GPIOモードでは、このピンは DisplayPort 機能を有効または無効に化します。それ以外の場合は、I2CレジスタによりDisplayPort機能が有効/無効になります。
L = DisplayPort は無効。
H = DisplayPort は有効。
I 2 C モードでは、TUSB1044A は、このピンを使用しません。
24AUXpI/O、
CMOS		AUXp。AC カップリングコンデンサを経由して DisplayPort ソースに接続された DisplayPort AUX の正の入出力。このピンには、AC カップリングコンデンサに加えて、TUSB1044Aが DisplayPort ソース側で使用されている場合は、AC カップリングコンデンサと AUXp ピン間に GND までの 100kΩ 抵抗が、TUSB1044A が DisplayPort シンク側で使用されている場合は、DP_PWR (3.3V) までの 1MΩ 抵抗が AC カップリングコンデンサと AUXp ピンの間に必要です。このピンは AUXP とともに TUSB1044A によって AUX スヌーピングに使用され、Type-C の方向に基づいて SBU1/2 にルーティングされます。
25AUXnI/O、
CMOS		AUXn。AC カップリング コンデンサを経由して DisplayPort ソースまたはシンクに接続された DisplayPort AUX 入出力。このピンには、AC カップリングコンデンサに加えて TUSB1044A が DisplayPort ソース側で使用される場合は AUXn ピンと AC カップリングコンデンサとの間に DP_PWR (3.3V) までの 100kΩ 抵抗が、そして TUSB1044A が DisplayPort シンク側で使用される場合は、AC カップリングコンデンサと AUXnピンとの間に GND までの 1MΩ 抵抗が必要です。このピンは AUXp とともに TUSB1044A によって AUX スヌーピングに使用され、Type-C の方向に基づいて SBU1/2 にルーティングされます。
26SBU2I/O、
CMOS		SBU2 の詳細を示します。TUSB1044A を DisplayPort ソース側で使用する場合はとき、このピンを Type-C レセプタクルの SBU2 ピンに DC カップリングします。TUSB1044Aを DisplayPort シンク側で使用する場合は、このピンを Type-C レセプタクルの SBU1 ピンに DC カップリングします。GND との間に 2MΩ の抵抗も推奨されます。
27SBU1I/O、
CMOS		SBU1 の詳細を示します。DisplayPort ソース側で TTUSB1044Aを使用する場合、このピンを Type-C レセプタクルの SBU1 ピンに DC カップリングします。DisplayPort シンク側でTUSB1044Aを使用する場合は、このピンを Type-C レセプタクルの SBU2 ピンに DC カップリングします。GND との間に 2MΩ の抵抗も推奨されます。
28VCCP3.3V 電源
29DEQ14 レベル Iこのピンを DEQ0 とともに使用する場合、高周波数イコライザゲインを、下流側の DRX1、DRX2、DTX1、DTX2 レシーバ用に設定します。
30DRX1p差動 I/O下流側の RX1 ポートの差動正入力/出力。
31DRX1n差動 I/O下流側の RX1 ポートの差動負入力/出力。
32HPDIN2 レベル I
(PD)		このピンは DisplayPort シンクから受信するホットプラグ検出の入力です。HPDIN が Low の状態が 2ms を超えると、すべての DisplayPort レーンが無効になり、AUX-to-SBU スイッチは閉じたままとなります。HPDIN が High のとき、AUX スヌープまたはレジスタから有効化された DisplayPort レーンはアクティブになります。
33DTX1p差動 I/O下流側の TX1 ポートの差動正入力/出力。
34DTX1n差動 I/O下流側の TX1 ポートの差動負入力/出力。
35UEQ0/A04 レベル Iこのピンを UEQ1 とともに使用する場合、レシーバ イコライザ ゲインを、上流側の URX1、URX2、UTX1、UTX2 用に設定します。I2Cモードでは、このピンはTUSB1044A I2C アドレスも設定します。表 7-10 も参照してください。
36DTX2n差動 I/O下流側の TX2 ポートの差動負入力/出力。
37DTX2p差動 I/O下流側の TX2 ポートの差動正入力/出力。
38DEQ04 レベル Iこのピンを DEQ1 とともに使用する場合、高周波数イコライザゲインを、下流側の URX1、URX2、UTX1、UTX2 レシーバ用に設定します。
39DRX2n差動 I/O下流側の RX2 ポートの差動負入力/出力。
40DRX2p差動 I/O下流側の RX2 ポートの差動正入力/出力。
サーマル パッドGNDグランド