JAJSX51 August   2025 DLP800XE

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  保存条件
    3. 5.3  ESD 定格
    4. 5.4  推奨動作条件
    5.     11
    6. 5.5  熱に関する情報
    7. 5.6  電気的特性
    8. 5.7  タイミング要件
    9.     15
    10. 5.8  システム実装インターフェイスの荷重
    11.     17
    12. 5.9  マイクロミラー アレイの物理特性
    13.     19
    14. 5.10 マイクロミラー アレイの光学特性
    15.     21
    16. 5.11 ウィンドウの特性
    17. 5.12 チップセット コンポーネントの使用方法の仕様
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源インターフェイス
      2. 6.3.2 タイミング
    4. 6.4 デバイスの機能モード
    5. 6.5 光学インターフェイスおよびシステムの画質に関する検討事項
      1. 6.5.1 開口数および迷光制御
      2. 6.5.2 瞳孔一致
      3. 6.5.3 オーバーフィル照射
    6. 6.6 マイクロミラー アレイ温度の計算
    7. 6.7 マイクロミラーの電力密度の計算
    8. 6.8 ウィンドウ アパーチャイル ミネーション オーバーフィル計算
    9. 6.9 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクル
      1. 6.9.1 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクルの定義
      2. 6.9.2 DMD のランデッド デューティ サイクルと有効寿命
      3. 6.9.3 ランデッド デューティ サイクルと動作時の DMD 温度
      4. 6.9.4 製品またはアプリケーションの長期平均ランデッド デューティ サイクルの推定
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 温度センサ ダイオード
  9. 8 電源に関する推奨事項
    1. 8.1 DMD 電源要件
    2. 8.2 DMD 電源のパワーアップ手順
    3. 8.3 DMD 電源のパワーダウン手順
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
    2. 9.2 レイアウト例
      1. 9.2.1 基板面
      2. 9.2.2 インピーダンス要件
      3. 9.2.3 パターン幅、間隔
        1. 9.2.3.1 電圧信号
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サード・パーティ製品に関する免責事項
    2. 10.2 デバイス サポート
      1. 10.2.1 デバイスの命名規則
    3. 10.3 デバイスのマーキング
    4. 10.4 ドキュメントのサポート
      1. 10.4.1 関連資料
    5. 10.5 ドキュメントの更新通知を受け取る方法
    6. 10.6 サポート・リソース
    7. 10.7 商標
    8. 10.8 静電気放電に関する注意事項
    9. 10.9 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

9.1 レイアウトのガイドライン

DLP800XE DMD は、2 つの DLPC4420 ディスプレイ コントローラにより制御されるチップ セットの一部であり、DLP300 マイクロミラー ドライバーおよび DLPA100 電源およびモーター ドライバと組み合わせて動作します。これらのガイドラインは、DLP800XE DMD を使用した PCB 基板の設計を対象としています。DLP800XE DMD ボードは高速多層 PCB であり、主に DMD LVDS 信号用に最大 400MHz のデュアル エッジ クロック レートを使用する高速デジタル ロジックで構成されています。残りのパターンは低速デジタル LVTTL 信号で構成されます。DMD_P1P8V とグランドにはソリッド プレーンが必要です。PCB の目標インピーダンスは 50Ω ±10% であり、LVDS パターンは 100Ω ±10% の差動となります。TI は、表 9-1に示すように、8 層の積層の使用を推奨します。