JAJSX55 August   2025 LM5168E

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD Ratings
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  制御アーキテクチャ
      2. 7.3.2  内蔵 VCC レギュレータとブートストラップ コンデンサ
      3. 7.3.3  内部ソフト スタート
      4. 7.3.4  オン時間ジェネレータ
      5. 7.3.5  電流制限
      6. 7.3.6  N チャネル降圧スイッチおよびドライバ
      7. 7.3.7  同期整流器
      8. 7.3.8  イネーブル/低電圧誤動作防止 (EN/UVLO)
      9. 7.3.9  パワー グッド (PGOOD)
      10. 7.3.10 過熱保護
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウンモード
      2. 7.4.2 アクティブ モード
      3. 7.4.3 スリープ モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的な降圧アプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 スイッチング周波数 (RT)
        2. 8.2.2.2 降圧インダクタの選択
        3. 8.2.2.3 出力電圧の設定
        4. 8.2.2.4 タイプ 3 リップル ネットワーク
        5. 8.2.2.5 出力コンデンサの選択
        6. 8.2.2.6 入力コンデンサに関する検討事項
        7. 8.2.2.7 CBST の選択
        8. 8.2.2.8 設計サマリ例
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 コンパクトな PCB レイアウトによる EMI の低減
        2. 8.4.1.2 帰還抵抗
      2. 8.4.2 熱に関する注意事項
      3. 8.4.3 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.5 電流制限

LM5168E は、ピーク インダクタ電流をサイクルごとに制限することで過電流状態を管理します。ハイサイド MOSFET で検出された電流は、スイッチング サイクルごとに電流制限スレッショルド (標準値 0.42A) と比較されます。電流暴走の可能性からコンバータを保護するため、LM5168E は 0.34A に設定されたフォールドバック バレー電流制限機能を備えており、ピーク電流制限が検出された場合に有効になります。図 7-1 に示されているように、LM5168E のハイサイド MOSFET のピーク電流が 0.42A (標準値) を超えると、プログラムされたオン時間 (tON) に関係なく、現在のサイクルが直ちに終了し、ハイサイド MOSFET がオフになり、フォールドバック バレー電流制限が作動します。ローサイド MOSFET は、インダクタ電流がこのフォールドバック バレー電流制限値を下回るまでオンのままで、その後で次のオンパルスが開始されます。この方式は、過熱を防止するためにスイッチング周波数をフォールドバックし、LM5168E では平均出力電流を 0.3A 未満に制限して、適切な短絡および重負荷保護を提供します。

LM5168E 電流制限のタイミング図図 7-1 電流制限のタイミング図

ハイサイド MOSFET のターンオン遷移後、リーディング エッジのブランキング時間の後に電流が検出されます。電流制限コンパレータの伝播遅延は 100ns です。オン時間が 100ns 未満の高ステップダウン状態では、ローサイド MOSFET のバックアップ ピーク電流制限コンパレータも 0.42A に設定され、フォールドバック バレー電流制限が 0.34A に設定されるようになります。この電流制限方式により、非常に低いデューティ サイクルで動作できるため、大きな降圧電圧変換が可能になり、コンバータの堅牢な保護が保証されます。

LM5168E は電流制限オフタイマとヒカップ保護を実装しています。ハイサイド MOSFET の電流が IHS_PK(OC)を超えると、ハイサイド MOSFET が直ちにオフになり、リセット不可能なオフタイマが開始されます。オフ時間の長さは、FB 電圧と入力電圧によって制御されます。ヒカップ保護機能により、ソフトスタート カウンタにより、電流制限サイクル連続 16 の間過電流イベントが検出された後で、の出力電圧が適切に回復できるようになります。電流制限検出なしで連続 4 サイクル後、ヒカップ保護カウンタを再起動します。デバイスは、64ms の「ヒカップ期間」の後に、ソフトスタートを試みます。